[发明专利]避免层间介质填充过程中形成缝隙的方法在审
申请号: | 202110591245.6 | 申请日: | 2021-05-28 |
公开(公告)号: | CN113327886A | 公开(公告)日: | 2021-08-31 |
发明(设计)人: | 吴一姗;巨晓华;王奇伟 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762;H01L27/11524 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 周耀君 |
地址: | 201315*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 避免 介质 填充 过程 形成 缝隙 方法 | ||
1.一种避免层间介质填充过程中形成缝隙的方法,其特征在于,包括:
S1:提供一包括存储区和外围区的衬底,在所述存储区形成至少两个栅极结构,在所述外围区形成至少一个栅极结构;
S2:形成侧墙于所述存储区的栅极结构的侧壁上以及所述外围区的栅极结构的侧壁上;
S3:形成第一层间介质于所述衬底上,所述第一层间介质填充进所述存储区的栅极结构之间,且所述第一层间介质覆盖所述存储区的所述栅极结构和所述侧墙,所述第一层间介质包裹所述外围区的所述栅极结构和所述侧墙,其中,所述存储区的栅极结构之间填充的所述第一层间介质中存在缝隙;
S4:蚀刻去除部分所述第一层间介质,仅保留所述存储区的所述栅极结构之间的下部的所述第一层间介质;
S5:形成第二层间介质于所述衬底上,所述第二层间介质填充进所述存储区的所述栅极结构之间并覆盖所述栅极结构和所述侧墙,同时所述第二层间介质包裹所述外围区的所述栅极结构和所述侧墙。
2.如权利要求1所述的避免层间介质填充过程中形成缝隙的方法,其特征在于,所述S4还包括去除所述存储区上的所述栅极结构侧壁上的部分厚度,以使得相邻的所述栅极结构之间的顶部间距增大。
3.如权利要求2所述的避免层间介质填充过程中形成缝隙的方法,其特征在于,形成的所述存储区的所述栅极结构的宽度呈由顶部往下一部分距离处逐渐增大,即所述栅极结构的顶部呈梯形。
4.如权利要求1所述的避免层间介质填充过程中形成缝隙的方法,其特征在于,所述S4中所述存储区的栅极结构之间的层间介质保留高度为所述栅极结构高度的1/3~2/3。
5.如权利要求1所述的避免层间介质填充过程中形成缝隙的方法,其特征在于,所述S4中,所述外围区的栅极结构周围的所述第一层间介质被完全蚀刻掉。
6.如权利要求1所述的避免层间介质填充过程中形成缝隙的方法,其特征在于,所述S4中蚀刻采用的方法为干法刻蚀。
7.如权利要求1所述的避免层间介质填充过程中形成缝隙的方法,其特征在于,所述S4中蚀刻采用的方法为湿法刻蚀。
8.如权利要求1所述的避免层间介质填充过程中形成缝隙的方法,其特征在于,所述S1中的所述栅极结构自下而上包括浮栅层、栅间介质层、控制栅层。
9.如权利要求所述的避免层间介质填充过程中形成缝隙的方法,其特征在于,所述S2中所述侧墙的材料为氮化硅。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110591245.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造