[发明专利]阵列基板和显示装置

说明书

本发明提供了阵列基板和显示装置。该阵列基板包括多个阵列设置的子像素，每个所述子像素包括：衬底；第一电极，所述第一电极设置在所述衬底的一侧；第二电极，所述第二电极设置在所述第一电极远离所述衬底的一侧，所述第一电极和所述第二电极中的一个作为像素电极，另一个作为公共电极，其中，所述第二电极包括多条间隔设置的第二子电极，所述第二子电极的宽度为W，相邻两个所述第二子电极之间狭缝的间距为S，不同所述子像素的W/S值的差值小于等于15％。由此，每个子像素之间的W/S值差异较小，可以有效解决因子像素间寄生电容不同而导致的显示装置显示画面时出现摇头文不良的现象。

技术领域

本发明涉及显示技术领域，具体的，涉及阵列基板和显示装置。

背景技术

随着超高清视频产业的不断升级，市场上4K电视已经基本普及，8K电视市场也已经初具规模。8K产品由于date线数量较多，导致COF数量偏多，面板成本上升，而且过多的COF数量导致包材和整机的设计比较困难。Dual gate(双栅)设计目前已经普遍运用于4K产品，后期也计划向8K产品导入，相比于普通设计，dual gate设计有助于降低COF数量，降低整机设计难度。但是dual gate设计对面板的设计和工艺的挑战也很大，导致容易受寄生电容影响，产生因亮度差异导致的摇头纹等不良。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种阵列基板，该阵列基板可以有效缓解或解决双栅结构的8K产品的显示不良的现象。

在本发明您的一个方面，本发明提供了一种阵列基板。根据本发明的实施例，该阵列基板包括多个阵列设置的子像素，每个所述子像素包括：衬底；第一电极，所述第一电极设置在所述衬底的一侧；第二电极，所述第二电极设置在所述第一电极远离所述衬底的一侧，所述第一电极和所述第二电极中的一个作为像素电极，另一个作为公共电极，其中，所述第二电极包括多条间隔设置的第二子电极，所述第二子电极的宽度为W，相邻两个所述第二子电极之间狭缝的间距为S，不同所述子像素的W/S值的差值小于等于15％。由此，每个子像素之间的W/S值差异较小，可以有效解决因子像素间寄生电容不同而导致的显示装置显示画面时出现摇头文不良的现象。

根据本发明的实施例，不同所述子像素的W/S值的差值为5％～15％。

根据本发明的实施例，定义相邻四个所述子像素为一个像素组，每个所述像素组包括呈两行两列设置的第一子像素、第二子像素、第三子像素和第四子像素，所述第一子像素和所述第二子像素同列设置，所述第三子像素和所述第四子像素同列设置，所述第一子像素和所述第三子像素同行设置，所述第二子像素和所述第四子像素同行设置，其中，所述第一子像素的第一TFT结构位于所述第一子像素远离所述第二子像素的边缘；所述第二子像素的除第二栅极之外的第二TFT结构位于所述第三子像素和所述第四子像素之间，所述第二栅极位于所述第二子像素远离所述第一子像素的边缘；所述第三子像素的除第三栅极之外的第三TFT结构位于所述第一子像素和所述第二子像素之间，所述第三栅极位于所述第三子像素靠近所述第四子像素的边缘；所述第四子像素的第四TFT结构位于所述第四子像素远离所述第三子像素的边缘。

根据本发明的实施例，在所述第一子像素和所述第二子像素中，所述第二电极满足以下条件至少之一：所述第二子电极的宽度为1～5微米；相邻两个所述第二子电极之间狭缝的间距为2.5～8微米。

根据本发明的实施例，在所述第一子像素和所述第二子像素中，W/S值为20％～40％。

根据本发明的实施例，在所述第三子像素和所述第四子像素中，所述第二电极满足以下条件至少之一：所述第二子电极的宽度为1～5微米；相邻两个所述第二子电极之间狭缝的间距为2.5～8微米。

根据本发明的实施例，在所述第三子像素和所述第四子像素中，W/S值为30％～50％。

根据本发明的实施例，所述每个所述第二子电极的宽度与与其一侧的所述狭缝间距之和相同。