[发明专利]一种基于FIFO的数据处理方法

说明书

本发明公开了基于FIFO的数据处理方法，包括以下步骤：S1：处理器从外部数据源获取数据量，根据数据量计算总字节数；S2：根据数据量大小，确定数据发送的次数；S3：发送数据和标识符；S4：等待接收方回复标识，如果接收方回复的电平值为高电平，则表明接收方还没有处理完接收到的数据，需要继续等待，直到接收方回复的标识为低电平，说明接收方已经接收完数据并写入FIFO缓存，然后再进行下一次的数据发送；本发明适用于每次发送任务数据数量不固定的场景，发送方和接收方通过各自的标识进行通讯，通过数据同步和发送使能相对于FIFO写时钟完全对应起来，避免了数据写入FIFO缓存的重复或数据丢失问题。

技术领域

本发明涉及数据处理技术领域，尤其涉及一种基于FIFO的数据处理方法。

背景技术

FIFO是数据通讯领域常用的数据缓存技术，尤其是以FPGA（Field Program GateArray）为代表的可编程逻辑器件，经常会使用FIFO来对数据进行缓存，通过对数据的缓存，可以提高数据输出的可靠性。FIFO看似原理很简单，但是在使用过程中，对于批量数据传输时，如果对于FIFO的时钟，写使能，数据三者不能很好的配合会导致通过FIFO缓存后读出来的数据有重复或者一些数据因为被重复数据覆盖而丢失。因为FIFO没有地址，在每次传输数据数量都是相同的情况下，处理起来很简单，只要通过计数器把所有数据写入FIFO就可以正确地从FIFO缓存区读出数据。但是当要写入FIFO的数据总量不确定是多少或者说不知道需要写入多少次才能写完，这种情况下固然可以将FIFO发送的位数设置的非常大，通过一次传输完成所有的数据发送，虽然理论可行，但是当传输数据量很小的情况下，FIFO的资源浪费很大。这种方式不能有效地发挥FIFO的缓冲效果。另一种情况是知道每次需要写入的最小单位数据比如一个字节，在没有外部给FIFO写使能的条件下，因为不知道多次写入FIFO的数据总计有多少，就不能通过计数的方式来确定要写入数据的数量。而简单地通过拉高写使能信号使能写数据处理，进行数据缓存，则会导致FIFO一直处于写使能状态，在连续不断地写入数据时，很容易出现后写入的数据覆盖最早写入的数据，使得FIFO出现重复写入最后发送的数据，造成最早写入的数据被覆盖（丢失），并且会在输出端读出重复的数据。这样会导致一些不需要重复写入的数据写入FIFO缓存区，而需要写入的数据因为缓存区被重复的数据占用，又没有写入缓存区的问题出现，影响数据传输的正确性。

例如，申请号为201610754742.2的中国专利公开了批量数据处理方法、前端系统、主机及批量数据处理系统，虽然内容也涉及批量数据传输，但是并没有介绍在数据写入FIFO缓存前，如何对数据进行处理避免写入缓存数据重复或数据丢失的问题。

发明内容

本发明主要解决现有的技术中写入缓存数据重复或数据丢失的问题；提供一种基于FIFO的数据处理方法，在不确定数据总量需要发送多少次才能发送完成的条件下，使得每一个需要写入的数据都能够正确地写入FIFO缓存，避免丢失，同时也避免了由于写入缓存数据重复而带来的读出数据重复的问题，充分利用了FIFO的资源，并且节省了FIFO的资源。

本发明的上述技术问题主要是通过下述技术方案得以解决的：一种基于FIFO的数据处理方法，应用于数据处理系统中，所述数据处理系统包括：处理器，用于从外部数据源获得数据，作为数据的发送方，将数据分批次进行传输；可编程器件，用于产生读写时序信息，控制FIFO按照时序信息工作，作为数据的接收方；FIFO，用于数据存储，与可编程器件连接；

处理器作为数据发送方发送数据时的数据处理包括以下步骤：

S1：处理器从外部数据源获取数据量，根据数据量计算总字节数；

S2：根据数据量大小，确定数据发送的次数；

S3：发送数据和标识符；