[发明专利]过零自校准电路、DC/DC转换器及电源管理芯片

权利要求书

1.一种过零自校准电路，其特征在于，包括：第一功率管、第二功率管、电感、控制器、信号反相器、反馈信号比较器、过零自校准模块以及延时控制模块；

所述第一功率管的栅极连接所述控制器的第一输出端；所述第一功率管的源极接地；所述第一功率管的漏极和所述第二功率管的漏极均与所述电感的一端相连接；所述第二功率管的栅极连接所述控制器的第二输出端；所述第二功率管的源极用于连接电源；所述电感的另一端和所述反馈信号比较器的反相输入端均用于接收外反馈信号；所述过零自校准模块分别连接第一功率管和第二功率管之间的节点、所述第一功率管的源极以及所述延时控制模块；所述延时控制模块分别与所述控制器的输入端以及所述信号反相器的输出端相连接；所述信号反相器的输入端连接所述反馈信号比较器的输出端；

所述过零自校准模块用于获取并比较第一功率管和第二功率管之间的节点电压以及第一功率管的源极电压，得到比较结果，并根据所述比较结果输出调整参数；所述延时控制模块接收所述调整参数并基于所述调整参数调节所述第一功率管的导通时间；

所述延时控制模块包括逻辑单元和延时控制链；

所述延时控制链分别连接所述逻辑单元、所述过零自校准模块以及所述信号反相器；

所述逻辑单元与所述控制器的输入端相连接；

所述过零自校准模块包括第一开关、第二开关、电压比较器以及时间计算单元；

所述第一开关的一端连接所述第一功率管和第二功率管之间的节点，所述第一开关的另一端连接所述电压比较器的正相输入端；

所述第二开关的一端连接所述第一功率管的源极，所述第二开关的另一端连接所述电压比较器的反相输入端；

所述电压比较器的输出端与所述时间计算单元相连接；

所述时间计算单元连接所述延时控制模块；

所述过零自校准模块还包括第一锁存单元和第二锁存单元；

所述第一开关的另一端通过所述第一锁存单元连接所述电压比较器的正相输入端；

所述第二开关的另一端通过所述第二锁存单元连接所述电压比较器的反相输入端；

所述第一开关和所述第二开关在检测到脉冲信号的情况下闭合；所述第一锁存单元用于锁存所述第一功率管的源极电压；所述第二锁存单元用于锁存所述第一功率管和第二功率管之间的节点电压。

2.根据权利要求1所述的过零自校准电路，其特征在于，

在所述比较结果为所述第一功率管和第二功率管之间的节点电压大于所述第一功率管的源极电压的情况下，所述延时控制模块基于所述调整参数减少所述第一功率管的导通时间；

在所述比较结果为所述第一功率管和第二功率管之间的节点电压小于所述第一功率管的源极电压的情况下，所述延时控制模块基于所述调整参数增加所述第一功率管的导通时间。

3.根据权利要求1所述的过零自校准电路，其特征在于，所述过零自校准模块还用于在所述第一功率管和第二功率管之间的节点电压达到预设电压阈值的情况下，停止对所述第一功率管的导通时间的调节。

4.根据权利要求1所述的过零自校准电路，其特征在于，所述逻辑单元为与门；

所述与门的第一输入端连接所述延时控制链的一端，所述与门的第二输入端连接所述延时控制链的另一端，所述与门的第二输入端和所述延时控制链的另一端均用于接收功率管控制信号，所述与门的输出端与所述控制器的输入端相连接。

5.根据权利要求4所述的过零自校准电路，其特征在于，

所述延时控制链包括若干串联的延时控制单元；所述延时控制单元的输出端连接所述与门的第一输入端；所述与门的第二输入端和所述延时控制单元的输入端均用于接收所述功率管控制信号；所述过零自校准模块连接所述延时控制单元的输入端；或

所述延时控制链包括数字选择器和若干依次连接的延时控制单元，各所述延时控制单元的输出端分别连接所述数字选择器的不同输入端；所述数字选择器的输出端与所述与门的第一输入端相连接；所述与门的第二输入端和各所述延时控制单元的输入端均用于接收所述功率管控制信号；所述过零自校准模块连接所述延时控制单元的输入端。

6.根据权利要求1至5任一项所述的过零自校准电路，其特征在于，所述第一功率管为NMOS管；所述第二功率管为PMOS管。