[发明专利]具有双采样结构的正余弦信号幅值计算电路

权利要求书

1.一种具有双采样结构的正余弦信号幅值计算电路，包括采样单元、平方计算单元、求和计算单元，其特征在于：所述采样单元包括两个结构相同的第一双采样单元和第二双采样单元；所述平方计算单元包括两个结构相同的第一平方计算单元、第二平方计算单元；所述第一双采样单元的第一至第四输入端分别与偏置电流I_B1、I_B2、正弦直流电压V_DC1、正弦电压信号V_SIN连接，所述第一双采样单元的输出端I_SIN与第一平方计算单元的第一输入端连接；所述第二双采样单元的第一至第四输入端分别与偏置电流I_B1、I_B2、余弦直流电压V_DC2、余弦电压信号V_COS连接，所述第二双采样单元的输出端I_COS与第二平方计算单元的第一输入端连接；所述第一平方计算单元的第二输入端连接偏置电流I_B3，所述第一平方计算单元的第一、第二输出端分别与采样电流I₁、平方电流I₂连接；所述第二平方计算单元的第二输入端连接偏置电流I_B3，所述第二平方计算单元的第一输出端与采样电流I₃连接，并与第一平方计算单元的第一输出端相连后连接至求和计算单元的第四输入端I₅，所述第二平方计算单元的第二输出端与平方电流I₄连接，并与第一平方计算单元的第二输出端相连后连接至求和计算单元的第五输入端I₆；所述求和计算单元的第一、第二输入端分别连接偏置电压V_B1、V_B2，所述求和计算单元的第三、第六输入端分别连接偏置电流I_B4、直流电压V_DC3，所述求和计算单元的输出端连接输出电压V_OUT。

2.根据权利要求1所述具有双采样结构的正余弦信号幅值计算电路，其特征在于：所述第一双采样单元中的第一PMOS管M1栅端与自身漏端相连后再分别连接到第四PMOS管M4、第十PMOS管M10栅端，构成电流镜结构；第一PMOS管M1漏端与偏置电流I_B1相连；第二PMOS管M2漏端与第一PMOS管M1源端相连，第二PMOS管M2栅端与自身漏端相连后再分别连接至第三PMOS管M3、第九PMOS管M9栅端，构成电流镜结构；第二PMOS管M2、第三PMOS管M3、第九PMOS管M9的源端连接至电源电压VDD；第三PMOS管M3漏端与第四PMOS管M4源端相连；第四PMOS管M4漏端与第五PMOS管M5、第六PMOS管M6的源端相连；第五PMOS管M5栅端通过串联的第一电阻R1、第一开关S1与正弦电压信号V_SIN相连，第五PMOS管M5漏端与第七NMOS管M7漏端相连；第六PMOS管M6栅端与正弦直流电压V_DC1相连后再通过串联的第二开关S2、第二电阻R2与第一电阻R1相连，第六PMOS管M6漏端与第八NMOS管M8漏端相连；第九PMOS管M9漏端与第十PMOS管M10源端相连；第十PMOS管M10漏端与第十一NMOS管M11漏端相连；第十二PMOS管M12栅端与自身漏端相连后再连接至第十五PMOS管M15栅端，构成电流镜结构；第十二PMOS管M12源端与第十一NMOS管M11源端相连；第十五PMOS管M15漏端与第十四NMOS管M14漏端相连，第十五PMOS管M15源端与第十六NMOS管M16源端相连后再通过第三电容C3与第八NMOS管M8漏端相连；第十七PMOS管M17栅端通过第一电容C1连接至电源电压VDD,亦通过第三开关S3连接至自身漏端，第十七PMOS管M17漏端与第十六NMOS管M16漏端相连；第十八PMOS管M18栅端和自身漏端相连后再分别连接至第二输入端I_B2、第十九PMOS管M19栅端，构成电流镜结构；第十九PMOS管M19漏端通过第五开关管S5与第十五PMOS管M15源端相连，亦通过第六开关管S6与第一双采样单元的输出端I_SIN相连，第十九PMOS管M19源端与第二十一PMOS管M21漏端相连；第二十PMOS管M20栅端和自身漏端相连后再连接至第二十一PMOS管M21栅端，构成电流镜结构；第二十PMOS管M20源端与第二十一PMOS管M21源端相连后连接至电源电压VDD；第七NMOS管M7栅端和自身漏端相连后连接至第八NMOS管M8栅端，构成电流镜结构；第七NMOS管M7源端与第八NMOS管M8源端相连后连接至地GND；第十一NMOS管M11栅端与自身漏端相连后连接至第十六NMOS管M16栅端，构成电流镜结构；第十三NMOS管M13漏端与第十二PMOS管M12的漏端相连，第十三NMOS管M13栅端与第八NMOS管M8漏端相连，其源端连接至地GND；第十四NMOS管M14栅端通过第四开关S4与自身漏端相连，亦通过第二电容C2与地GND相连，第十四NMOS管M14源端与地GND相连；第二十二NMOS管M22源端与GND相连，其栅端通过第四电容C4与地GND相连，亦通过第八开关S8自身漏端相连，第二十二NMOS管M22漏端通过第七开关S7与第十九PMOS管M19漏端相连。