[发明专利]一种内存测试方法、装置及内存控制器

权利要求书

1.一种内存测试方法，其特征在于，应用于内存控制器，所述内存控制器上设置了内建自测试BIST模块，或所述内存控制器的上一级硬件模块上设置了BIST模块，所述方法包括：

接收来自所述BIST模块的第一测试数据、以及需要测试的内存的存储空间标识；

将所述第一测试数据写入所述存储空间标识对应的第一存储空间；

从所述第一存储空间中读取第一实际数据，并将读取到的第一实际数据发送至所述BIST模块，以使所述BIST模块比较所述第一测试数据和读取到的第一实际数据，得到所述第一存储空间的测试结果；

其中，所述内存包括内存库和地址总线，所述内存库包括M行存储单元；

接收中央处理单元CPU下发的第五测试数据和第六测试数据，所述第五测试数据和第六测试数据的长度与所述内存库中每行存储单元的长度相同，所述第五测试数据和第六测试数据中相同位置处的比特值相反；

通过所述地址总线，向所述内存库第2至M行存储单元写入所述第五测试数据；

通过所述地址总线，向所述内存库第1行存储单元写入所述第六测试数据；

通过所述地址总线，从所述第2至M行存储单元中读取第四实际数据，并将读取到的每个第四实际数据发送至所述CPU，以使所述CPU比较所述第五测试数据和读取得到的每个第四实际数据，得到地址总线的第二测试结果，所述第四实际数据为所述第五测试数据或所述第六测试数据。

2.根据权利要求1所述的方法，其特征在于，所述第一测试数据的数量为两个，两个第一测试数据中相同位置处的比特值相反；

所述第一测试数据和所述存储空间标识为中央处理单元CPU写入BIST模块的。

3.根据权利要求1所述的方法，其特征在于，所述内存包括N条数据总线；所述方法还包括：

接收中央处理单元CPU下发的至少两个第二测试数据，所述至少两个第二测试数据中同一数据总线传输的比特值有两种；

通过所述N条数据总线，向所述内存中预先设定的第二存储空间写入每个第二测试数据；

通过所述N条数据总线，从所述第二存储空间中读取每个第二测试数据对应的第二实际数据，并将读取到的第二实际数据发送至所述CPU，以使所述CPU比较每个第二测试数据和对应的第二实际数据，得到数据总线的测试结果。

4.根据权利要求3所述的方法，其特征在于，所述至少两个第二测试数据包括1个所有比特值均为第一比特值的第二测试数据，和N个具有一个第二比特值的第二测试数据，所述第二比特值在N个第二测试数据中的位置不同。

5.根据权利要求1所述的方法，其特征在于，所述内存包括内存库和地址总线，所述内存库包括M行存储单元；所述方法还包括：

接收中央处理单元CPU下发的第三测试数据和第四测试数据，所述第三测试数据和第四测试数据的长度与所述内存库中每行存储单元的长度相同，所述第三测试数据和第四测试数据中相同位置处的比特值相反；

通过所述地址总线，向所述内存库的第1行存储单元写入所述第三测试数据；

通过所述地址总线，向所述内存库的第m行存储单元写入所述第四测试数据，所述m大于1且小于等于M；

通过所述地址总线，从所述第1行存储单元中读取第三实际数据，并将读取到的第三实际数据发送至所述CPU，以使所述CPU比较所述第三测试数据和读取得到的第三实际数据，得到地址总线的第一测试结果，所述第三实际数据为所述第三测试数据或所述第四测试数据。