[发明专利]集总参数型负群时延电路及芯片

说明书

本发明公开了一种集总参数型负群时延电路及芯片，所述集总参数型负群时延电路的NGD网络包括按照特定的连接关系连接在输入端口和输出端口之间的八个电阻R1‑R8和八个电容C1‑C8，电路形成了集总参数形式，且没有采用电感结构，较好的实现了小型化的低频NGD性能。

技术领域

本发明涉及负群时延电路技术，尤其涉及一种集总参数型负群时延电路及芯片。

背景技术

负群时延是指某一电路的传输相位随着频率的增加而增加的电路，现有负群时延电路主要采用几种方式：

(1)耦合式

耦合式NGD电路技术是一种利用微波毫米波信号耦合传输线特性，利用S参数矩阵，提取出系统的群时延时间与耦合系数、传输相移和增益之间的关系，从而指导电路的设计。该技术的寄生参数较小、较适用于微波毫米波工作频段应用，同时与三维集成技术使用时，可以大大减小体积，节约成本。然而，从目前的研究现状来看，基于耦合式NGD电路的带宽相对较窄，有效拓展工作带宽的方式尚未出现，当设计出现一定工艺偏差时极易发生频偏的现象，这一缺陷也限制了其在宽带系统中的应用。同时电路的耦合线尺寸与电路的工作频率相关，通常长度为λ/4，这意味着当低频工作的时候，电路的波长极长，以现有的芯片加工工艺难以实现如此大的芯片面积，所有的研究现状也都是基于PCB板电路进行设计的。

(2)分支线式

分支线式NGD电路是一种基于分布式微波传输线的技术，通过将微带线中引入了开路/短路支节，改变了系统响应的传输函数，通过推导出群时延时间与分支线特征阻抗和电尺寸之间的关系来指导电路的设计。该技术使用分布式参数实现，同样有着寄生参数小的优势。然而，分支线结构相较于耦合式电路而言带宽有所增宽，但是在实际应用中依然稍显偏窄，同时电路的分支线同样与频率相关，通常长度也为λ/4，这意味着当低频工作的时候，电路的波长极长，以现有的芯片加工工艺难以实现如此大的芯片面积，所有的研究现状也都是基于PCB板电路进行设计的。

(3)集总参数型

集总参数型NGD电路研究内容相对较少，通常采用的实现方式是与分布式参数相结合，通过设计级联RC网络来实现电路的NGD响应。电路的优势在于调试方便，结构简单，工艺成熟，同时在低频段也具有良好的性能。然而，虽然该种方式可以在低频应用中得以应用，但是在集总元件中现有的电路均含有电感作为匹配，这意味着当频率较低的时候必须使用较大的电感值才能实现所要的电路性能，但是大的电感同样意味着极大的芯片面积，在极低的频率的时候同样难以实现。

现有的技术存在的以上缺陷，极大程度地限制了在频率较低的条件下负群时延电路的应用。

发明内容

本发明的目的在于至少解决上述的部分问题，提供一种集总参数型负群时延电路，以及基于该电路的超宽带高集成度低频负群时延芯片。

发明的目的是这样实现的，一种集总参数型负群时延电路，所述集总参数型负群时延电路的NGD网络包括连接在输入端口和输出端口之间的八个电阻R1-R8和八个电容C1-C8；

其中，所述输入端口分别与R1的一端、C1的一端、R2的一端和C2的一端相连；R1的另一端分别与R5的一端、C5的一端和C4的一端相连；C1的另一端分别与R2的另一端、R6的一端和C6的一端相连；C2的另一端分别与R3的一端、R7的一端和C7的一端相连；R3的另一端、C3的一端、R4的一端和C4的另一端共同连接在R11的一端，R11的另一端接地；C3的另一端分别与R4的另一端、R8的一端和C8的一端相连；C5的另一端与R6的另一端相连，C6的另一端与R7的另一端相连，C7的另一端与R8的另一端相连；C8的另一端和R5的另一端共同连接所述输出端口。

作为优化的，R1＝R2＝R3＝R4，R5＝R6＝R7＝R8，C1＝C2＝C3＝C4，C5＝C6＝C7＝C8。