[发明专利]一种栅极驱动电路及显示面板

说明书

本申请公开了一种栅极驱动电路及显示面板。本申请提供的栅极驱动电路通过下拉控制模块对第二节点的电位进行间歇性上拉和下拉，使得第二节点的电位间歇性为高电位。有效减小了第二节点的高电位时间，使得与第二节点电性连接的薄膜晶体管在受到正向偏压后，能够有足够的恢复时间，从而使得电路更加稳定，提升电路的信赖能力。另外，本申请提供的栅极驱动电路减少了栅极驱动单元中薄膜晶体管的数量，可以减小显示面板的边框宽度，更易于实现窄边框显示面板。

技术领域

本申请涉及显示技术领域，具体涉及一种栅极驱动电路及显示面板。

背景技术

液晶显示装置作为电子设备的显示部件已经广泛的应用于各种电子产品中，而GOA(Gate Driver On Array,GOA)电路是液晶显示装置中的一个重要组成部分。也就是利用现有薄膜晶体管液晶显示器阵列(Array)制程将栅极(Gate)行扫描驱动信号电路制作在Array基板上，实现对Gate逐行扫描的驱动方式的一项技术。

根据面板内采用的薄膜晶体管(Thin Film Transistor,TFT)类型，可以分为N型金属氧化物半导体(Negative channel-Metal-Oxide-Semiconductor,NMOS)型，P型金属氧化物半导体(Positive channel-Metal-Oxide-Semiconductor,PMOS)型，以及皆有NMOS和PMOS TFT的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)。类似的，栅极驱动电路分为NMOS电路、PMOS电路以及CMOS电路。相比于CMOS电路，由于NMOS电路可节省工序，对于提高良率以及降低成本都大有裨益，所以开发稳定的NMOS电路具有现实的产业需求。NMOS TFT载流子为电子，迁移率较高，器件相对于PMOS(载流子为空穴)更容易损伤。

在对现有技术的研究和实践过程中，本申请的发明人发现，为保证显示正常，电路下拉保持时，TFT栅极准位长时间处于高电位状态，使得TFT的偏压过大从而破坏器件。表现在面板上就是产品的高温信赖性不足，容易出现栅极驱动电路失效，出现分屏、画面异常等现象。

发明内容

本申请提供一种栅极驱动电路及显示面板，可以避免晶体管长时间处于偏压状态，从而增强电路稳定性，避免栅极驱动电路失效。

本申请提供一种栅极驱动电路，包括多级级联设置的栅极驱动单元，其中，每一级所述栅极驱动单元均包括：

上拉控制模块，所述上拉控制模块电性连接于第一节点，所述上拉控制模块用于控制所述第一节点的电位；

上拉模块，所述上拉模块电性连接于所述第一节点以及所述本级扫描信号输出端，所述上拉模块用于在所述第一节点的电位的控制下，拉高所述本级扫描信号输出端的电位；

下拉模块，所述下拉模块电性连接于所述本级扫描信号输出端，所述下拉模块用于拉低所述本级扫描信号输出端的电位；以及

下拉控制模块，所述下拉控制模块电性连接于第二节点、所述第一节点、第一时钟信号端以及所述本级扫描信号输出端，所述下拉控制模块用于在所述第一时钟信号端输入的信号的控制下，间歇性拉低所述第二节点的电位，维持所述第一节点的电位以及所述本级扫描信号输出端的电位。

可选的，在本申请的一些实施例中，所述上拉控制模块包括第一晶体管以及自举电容，所述第一晶体管的栅极电性连接于第二时钟信号端，所述第一晶体管的源极或漏极中的一个电性连接于上一级扫描信号输出端，所述第一晶体管的源极或漏极中的另一个电性连接于所述第一节点；所述自举电容的一端电性连接于所述第一节点，所述自举电容的另一端电性连接于所述本级扫描信号输出端。

可选的，在本申请的一些实施例中，所述上拉模块包括第二晶体管，所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极或漏极中的一个电性连接于第三时钟信号端，所述第二晶体管的源极或漏极中的另一个电性连接于所述本级扫描信号输出端。