[发明专利]一种模数转换器及其数字校准方法

权利要求书

1.一种模数转换器的数字校准方法，其特征在于，包括误差提取步骤和误差消除步骤，其中：

所述模数转换器包括环路滤波器、量化器、反馈DAC组件、双路选择开关、基准DAC单元和数字处理模块，所述反馈DAC组件包括多个并行连接的反馈DAC单元，从输入端到输出端之间所述环路滤波器、所述量化器和所述数字处理模块依次相互连接，所述反馈DAC组件的第一端和所述基准DAC单元的第一端分别以相反的极性接入所述环路滤波器，所述反馈DAC组件的第二端连接所述双路选择开关的第一端，所述双路选择开关的第二端可选择的两路中的第一路连接在所述量化器和所述数字处理模块之间，第二路连接第一数字序列信号；所述基准DAC单元的第二端连接第二数字序列信号；

所述误差提取步骤包括：

A1：将所述模数转换器中的所述双路选择开关的第二端连通可选择的两路中的第二路，以使得所述反馈DAC组件中的第i个反馈DAC单元的数字输入为所述第一数字序列信号，其他反馈DAC单元的数字输入设为零；

A2：将输入端的输入信号设为零，并使得所述基准DAC单元的数字输入为所述第二数字序列信号；

A3：根据所述量化器的输出，计算每个时钟周期第i个反馈DAC单元相对于所述基准DAC单元的静态误差和动态误差；

A4：重复步骤A1至A3，分别得到所述反馈DAC组件中的所有反馈DAC单元相对于所述基准DAC单元的静态误差和动态误差；

所述误差消除步骤包括：

B1：将所述模数转换器中的所述双路选择开关的第二端连通可选择的两路中的第一路，以使得所述反馈DAC组件、所述环路滤波器和所述量化器形成闭环；

B2：将输入端的输入信号设为正常输入信号，并使得所述基准DAC单元的数字输入设为零；

B3：根据当前时钟周期内所有所述反馈DAC单元的输入计算当前时钟周期的所有所述反馈DAC单元引入的误差总和；

B4：在所述数字处理模块中，根据转换的数字输出和步骤B3中得到的当前时钟周期的所有所述反馈DAC单元引入的误差总和，得到校准后的数字输出。

2.根据权利要求1所述的数字校准方法，其特征在于，所述误差提取步骤还包括将所述环路滤波器设置为一阶积分器的形式。

3.根据权利要求1所述的数字校准方法，其特征在于，步骤A1中的所述第一数字序列信号具体为：在第一个2N时钟周期和第二个2N时钟周期内，所述第一数字序列信号都由N个“10”组合组成，N为正整数。

4.根据权利要求3所述的数字校准方法，其特征在于，步骤A2中的所述第二数字序列信号具体为：在第一个2N时钟周期内，所述第二数字序列信号由N个连续的1和N个连续的0组成；在第二个2N时钟周期内，所述第二数字序列信号由2个相同的序列组成，每个序列为N/2个连续的1和N/2个连续的0。

5.根据权利要求4所述的数字校准方法，其特征在于，步骤A3中计算得到的每个时钟周期第i个反馈DAC单元相对于所述基准DAC单元的静态误差E_Si和动态误差E_Di分别为：

E_Di＝E_T1-E_T2

其中，E_T1为第2N时钟周期时所述量化器的输出，E_T2为第4N时钟周期时所述量化器的输出。

6.根据权利要求3至5任一项所述的数字校准方法，其特征在于，N为偶数。