[发明专利]一种PCIE设备link状态监测告警方法、装置、设备及可读介质

说明书

本发明公开了一种PCIE设备link状态监测告警方法，包括在BMC中执行以下步骤：通过逻辑单元获取若干PCIE设备的在位信息；接收BIOS发送的PCIE设备的link状态信息，并判断link状态信息的个数是否等于在位信息的个数；若是link状态信息的个数不等于在位信息的个数，触发日志以记录link状态信息中丢失的PCIE设备的信息；以及响应于接收到BIOS发送的PCIE设备link状态的异常信息，触发日志记录异常信息，并点亮对应的系统告警灯以进行告警。本发明还公开了一种PCIE设备link状态监测告警装置、计算机设备和可读存储介质。本发明针对初始上电就丢失PCIE设备的情况进行有效的日志记录和告警，弥补了监测盲区，使得整机系统对于PCIE设备link状态的监测告警方法更加完善。

技术领域

本发明涉及服务器技术领域，尤其涉及一种PCIE设备link状态监测告警方法、装置、设备及可读介质。

背景技术

随着AI、HPC、大数据等应用领域的飞速发展，对于计算机性能的要求也越来越高，传统的CPU服务器难以满足新业务的性能需求，采用CPU、GPU、FPGA、ASIC等处理器组合而成的异构计算模式来进行数据训练或推理，逐渐成为主流。GPU无法独立工作，CPU通过PCIE信号与GPU互联，目前主流的2路8GPU系统由2颗CPU、8颗GPU组成，2颗CPU经过4颗PCIE SWITCH扩展出8颗GPU，PCIE链路的稳定决定了是整机系统稳定工作的保障，因此对于GPU PCIElink状态的监测与及时告警越发重要。

现有技术对于GPU PCIE link状态的监控与告警主要是由BIOS和BMC之间交互完成，PCH中的BIOS固件根据8颗GPU PCIE枚举顺序会对8颗GPU有一个用于资产信息管理的编号，并且该编号与GPU物理位置绑定，不会随着GPU数量的变化而变化，系统下GPU序号、BMC资产信息中GPU序号以及板卡上GPU序号的丝印是一致的，当GPU PCIE link状态出现异常时，如降速或者将lane，BMC会有日志记录哪颗GPU link状态异常，并点亮系统故障灯；当在运行状态突然出现GPU丢失情况时，BMC会有日志记录哪颗GPU丢失，并点亮系统故障灯。

现有8GPU系统对于GPU PCIE link状态的监控主要由BIOS和BMC交互完成，如图1所示，现有技术监测及告警的方法包括：系统开机后，整机系统PCIE链路训练完成，PCH通过MDI信号抓取CPU PCIE Root Port下GPU的link状态，并通过LPC信号传递给BMC，BMC解析BIOS发送来的GPU PCIE link状态后显示到资产信息中；当GPU PCIE链路link状态出现降速或降lane情况时，BIOS会将异常信息传递给BMC，触发BMC记录日志，同时BMC会点亮整机前面板上系统告警灯进行告警；在运行过程中，出现GPU PCIE链路断开情况，BIOS会将异常信息传递给BMC，BMC会记录日志并点亮告警灯。

现有方案中，BMC对于CPU PCIE link状态的告警完全依赖于PCH中BIOS固件抓取的信息来解析，如果在开机时GPU就处于丢失状态，即GPU PCIE链路从开机就未曾连接，那么BMC对于这种情况下的GPU丢失是无法进行日志记录和告警的，系统对于GPU link状态的监测告警功能存在漏洞。

发明内容

有鉴于此，本发明实施例的目的在于提出一种PCIE设备link状态监测告警方法、装置、设备及可读介质，通过将BMC被动接受BIOS信息和主动通过逻辑器件判断相结合，针对初始上电就丢失PCIE设备的情况进行有效的日志记录和告警，弥补了监测盲区，使得整机系统对于PCIE设备link状态的监测告警方法更加完善。