[发明专利]一种低频时钟发生器时钟同步输出电路及电子设备

说明书

本发明涉及一种低频时钟发生器时钟同步输出电路及电子设备。该低频时钟发生器时钟同步输出电路中频率判断单元判断低频时钟发生器产生时钟信号的时钟频率是否小于预设时钟频率；若是，则相位判断单元对所有时钟信号进行延时同步，输出同步时钟信号；若否，则相位判断单元将时钟信号的相位差反馈至低频时钟发生器，低频时钟发生器根据相位差调整时钟相位，时钟相位对齐后输出同步时钟信号。本发明使用FPGA芯片的高速性能对低频时钟发生器的时钟信号进行调整，实现时钟信号的相位对其输出，提高电子设备性能。

技术领域

本发明涉及低频时钟发生器领域，更具体地说，涉及一种低频时钟发生器时钟同步输出电路及电子设备。

背景技术

低频时钟发生器一般是指时钟频率小于200MHz的时钟发生器，低频时钟发生器可应用在智能音响、激光测距设备等电子设备上。现有技术中低频时钟发生器不支持时钟相位对齐同步输出，特别是对于各个不同输出时钟端口之间存在很大的偏移时，会导致存在一定的相位差，使得时钟信号不能对齐输出，从而影响电子设备性能。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种低频时钟发生器时钟同步输出电路及电子设备。

本发明解决其技术问题所采用的技术方案是：构造一种低频时钟发生器时钟同步输出电路，包括低频时钟发生器和FPGA芯片，所述低频时钟发生器的时钟频率小于200MHz；所述低频时钟发生器的时钟信号输出接口连接所述FPGA芯片的第一输入输出接口组，所述低频时钟发生器的I2C接口连接所述FPGA芯片的第二输入输出接口；所述FPGA芯片包括频率判断单元和相位判断单元，所述频率判断单元的输入端连接所述第一输入输出接口组，所述频率判断单元的输出端连接所述相位判断单元的第一输入端；所述第二输入输出接口连接所述相位判断单元的第二输入端；所述低频时钟发生器时钟同步输出电路工作原理为：

S1、所述频率判断单元判断所述低频时钟发生器产生时钟信号的时钟频率是否小于预设时钟频率；

S2、若是，则所述相位判断单元对所有时钟信号进行延时同步，输出同步时钟信号；

S3、若否，则所述相位判断单元将时钟信号的相位差反馈至所述低频时钟发生器，所述低频时钟发生器根据所述相位差调整时钟相位，时钟相位对齐后输出同步时钟信号。

进一步，在本发明所述的低频时钟发生器时钟同步输出电路中，所述步骤S2中所述相位判断单元对所有时钟信号进行延时同步，输出同步时钟信号包括：所述相位判断单元对所有时钟信号进行同步时钟采样，在采样时刻基础上延时预设时长后输出同步时钟信号。

进一步，在本发明所述的低频时钟发生器时钟同步输出电路中，所述预设时长为所述FPGA芯片内部时钟的两个时钟周期。

进一步，在本发明所述的低频时钟发生器时钟同步输出电路中，所述步骤S3中所述相位判断单元将时钟信号的相位差反馈至所述低频时钟发生器包括：

所述相位判断单元判断所述低频时钟发生器产生时钟信号的相位是否对齐；若否则所述相位判断单元将时钟信号的相位差反馈至所述低频时钟发生器。

进一步，在本发明所述的低频时钟发生器时钟同步输出电路中，所述步骤S3中所述低频时钟发生器根据所述相位差调整时钟相位包括：所述低频时钟发生器的偏移部分寄存器根据所述相位差调整时钟相位。

进一步，在本发明所述的低频时钟发生器时钟同步输出电路中，在所述步骤S3之后还包括：

S4、所述相位判断单元实时监测所述低频时钟发生器产生时钟信号的相位是否对齐，若否则执行步骤S1。

进一步，在本发明所述的低频时钟发生器时钟同步输出电路中，所述预设时钟频率为1MHz。

进一步，在本发明所述的低频时钟发生器时钟同步输出电路中，所述低频时钟发生器为SI5351系列低频时钟发生器。