[发明专利]数字低压差稳压器以及用于操作数字低压差稳压器的方法在审

专利信息
申请号: 202110515978.1 申请日: 2021-05-12
公开(公告)号: CN113741603A 公开(公告)日: 2021-12-03
发明(设计)人: 施敏文 申请(专利权)人: 恩智浦有限公司
主分类号: G05F1/56 分类号: G05F1/56
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 孙尚白
地址: 荷兰埃因霍温高科*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 数字 低压 稳压器 以及 用于 操作 方法
【权利要求书】:

1.一种数字低压差LDO稳压器,其特征在于,所述数字LDO稳压器包括:

箝位电路,所述箝位电路被配置成响应于所述数字LDO稳压器的输入电压生成箝位电压;

栅极驱动器电路,所述栅极驱动器电路被配置成响应于所述输入电压和所述箝位电压生成驱动电压;以及

至少一个晶体管装置,所述至少一个晶体管装置被配置成响应于所述输入电压和所述驱动电压生成输出电压。

2.根据权利要求1所述的数字LDO稳压器,其特征在于,所述输出电压为恒定的。

3.根据权利要求1所述的数字LDO稳压器,其特征在于,所述至少一个晶体管装置包括至少一个PMOS功率晶体管。

4.根据权利要求3所述的数字LDO稳压器,其特征在于,所述栅极驱动器电路电连接到所述至少一个PMOS功率晶体管的栅极端。

5.根据权利要求4所述的数字LDO稳压器,其特征在于,所述输入电压被施加到所述至少一个PMOS功率晶体管的源极端。

6.根据权利要求5所述的数字LDO稳压器,其特征在于,所述至少一个PMOS功率晶体管的漏极端电连接到输出端,所述输出电压从所述输出端输出。

7.根据权利要求1所述的数字LDO稳压器,其特征在于,所述箝位电路包括多个晶体管装置和电连接到所述晶体管装置的多个电流源。

8.根据权利要求1所述的数字LDO稳压器,其特征在于,所述箝位电路包括:

第一PMOS晶体管和第二PMOS晶体管,所述第一PMOS晶体管和所述第二PMOS晶体管串联连接到所述输入电压;

第一电流源,所述第一电流源电连接到所述第一PMOS晶体管和所述第二PMOS晶体管且电连接到固定电压;

第三PMOS晶体管,所述第三PMOS晶体管电连接到所述第一PMOS晶体管和所述第二PMOS晶体管、电连接到所述第一电流源,且电连接到所述固定电压;以及

第二电流源,所述第二电流源电连接在所述输入电压与所述第三PMOS晶体管之间。

9.一种数字低压差LDO稳压器,其特征在于,所述数字LDO稳压器包括:

箝位电路,所述箝位电路被配置成响应于所述数字LDO稳压器的输入电压生成箝位电压;

栅极驱动器电路,所述栅极驱动器电路被配置成响应于所述输入电压和所述箝位电压生成驱动电压;以及

至少一个PMOS功率晶体管,所述至少一个PMOS功率晶体管被配置成响应于所述输入电压和所述驱动电压生成恒定输出电压,其中所述输入电压在第一电压电平与第二电压电平之间变化。

10.一种用于操作数字低压差LDO稳压器的方法,其特征在于,所述方法包括:

使用所述数字LDO稳压器的箝位电路,响应于所述数字LDO稳压器的输入电压生成箝位电压;

使用所述数字LDO稳压器的栅极驱动器电路,响应于所述输入电压和所述箝位电压生成驱动电压;以及

使用所述数字LDO稳压器的至少一个晶体管装置,响应于所述输入电压和所述驱动电压生成输出电压。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恩智浦有限公司,未经恩智浦有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202110515978.1/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top