[发明专利]一种应用于多节电池电压采样的电压转储电路有效
申请号: | 202110492006.5 | 申请日: | 2021-05-06 |
公开(公告)号: | CN113078717B | 公开(公告)日: | 2022-05-13 |
发明(设计)人: | 莫艳图;田岭;王宗民;孔瀛;柏晓鹤;胡文瑞;李阳 | 申请(专利权)人: | 北京时代民芯科技有限公司;北京微电子技术研究所 |
主分类号: | H02J7/00 | 分类号: | H02J7/00;G01R31/396;G01R31/385;G01R19/00 |
代理公司: | 中国航天科技专利中心 11009 | 代理人: | 张晓飞 |
地址: | 100076 北*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 应用于 节电 电压 采样 电路 | ||
本发明一种应用于多节电池电压采样的电压转储电路,采用MOS管稳态工作时的电压钳位原理,实现对电池正端和电池负端的电压进行采样,再利用电荷泵控制转储开关,同时根据电容两端电荷平衡原理,将采样到的高电压转为低电压传输到后级电路,以实现电压信号处理。本电路既可以实现串联电池组中单体电池电压自顶向下逐个采样,也可以实现串联电池组中任意单体电池电压的采样,而且在电路可承受的供电范围内不受电池串联数量的约束。本发明电路结构简单、对BCD工艺兼容性好,适用于多节串联电池的电压采集电路。
技术领域
本发明涉及一种电压转储电路,特点是可实现多节串联电池电压的采集,差模输入电压不超过5V,共模输入电压不超过电路最大工作电压,不受串联电池数量的限制的电压转储电路。
背景技术
电压转储电路是高压采样电路的重要组成部分,经常应用于多节电池串联电压采样的电池管理芯片。在电压转储电路中,电压转储采样控制电路主要用于钳位处于不同串联电池组位置对应的共模输入电压,实现电池电压的采样,并通过电荷泵的升压原理产生转储控制信号,转储控制信号在电池采样完成后控制两个电池电压转换为可被内部比较器识别的低压信号。
传统电压转储电路采用高压工艺实现,差模输入电压容易受PMOS管阈值电压的限制,输入电压范围较窄,而且电路结构相对复杂,不利于电路的进一步集成。
发明内容
本发明解决的技术问题是:克服现有技术的不足之处,通过采用先进BCD工艺的薄栅氧PMOS管作为钳位采样管,实现最低1V的差模输入电压,提高了电路的输入电压范围。电压转储采样控制电路采用了MOS管和齐纳二极管的钳位机制,通过电荷泵原理提升控制电压,实现转储开关的控制,降低了电路复杂度。电压转储开关电路采用电容两端电荷平衡原理,在转储开关闭合后将输入级的电容极板电荷进行平衡,使输出极板的电荷跟随输入极板电压的变化而变化,实现电压自高压向低压的转储,两个MOS管加两个电容的结构,进一步降低电路的复杂度。
本发明的技术解决方案是:一种应用于多节电池电压采样的电压转储电路,包括电压转储采样控制电路和电压转储开关电路;
电压转储采样控制电路用于产生控制电压转储开关的通断信号,确保控制信号随着输入采样电压的变化而调整;
电压转储开关电路用于将采样到的电压以电荷平衡原理转为低压信号传输到内部信号处理电路。
所述电压转储采样控制电路包括PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、PMOS管P5、NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4、NMOS管N5、电阻R1、电阻R2、电阻R3、电阻R4、齐纳二极管D1、电容C1、恒流源I1和恒流源I2;
NMOS管N1的栅端与控制信号S1相连,NMOS管N1的源端与恒流源I1正端相连,NMOS管N1的漏端与PMOS管P1的漏端和栅端、PMOS管P2的栅端、PMOS管P3的栅端、恒流源I2的正端相连,恒流源I1的负端、恒流源I2的负端与GND相连,PMOS管P1的源端、PMOS管P2的源端、PMOS管P3的源端与电源VCC相连,PMOS管P2的漏端与NMOS管N2的漏端和栅端、NMOS管N3的栅端相连,电阻R1的顶端与电源VCC相连,电阻R1的底端与NMOS管N4的漏端相连,NMOS管N4的栅端与电阻R2的左端相连,NMOS管N4的源端与NMOS管N3的漏端、齐纳二极管D1的正端相连,NMOS管N2的源端、NMOS管N3的源端与GND相连,电阻R2的右端与PMOS管P3的漏端、PMOS管P4的源端、PMOS管P5的源端相连,齐纳二极管D1的负端与电阻R3的左端、NMOS管N5的漏端相连,NMSO管N5的栅端与控制信号S2相连,NMOS管N5的源端与电阻R4的顶端相连,电阻R4的底端与GND相连,电阻R3的右端、电容C1的顶端与转储开关控制信号S4相连,电容C1的底端与控制信号S3相连,PMOS管P4的漏端、PMOS管P5的漏端与GND相连,PMOS管P4的栅端与电池输入信号VI+端相连,PMOS管P5的栅端与电池输入信号VI-端相连。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京时代民芯科技有限公司;北京微电子技术研究所,未经北京时代民芯科技有限公司;北京微电子技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110492006.5/2.html,转载请声明来源钻瓜专利网。