[发明专利]用于感测放大器的布局以及相关设备和系统

说明书

本发明公开了用于感测放大器的布局以及相关设备和系统。一种设备包含：第一感测放大器，其包含第一上拉感测放大器；第一下拉感测放大器；以及第一对线，其将所述第一上拉感测放大器连接到所述第一下拉感测放大器。所述设备还包含邻近于所述第一感测放大器的第二感测放大器。所述第二感测放大器包含第二上拉感测放大器、第二下拉感测放大器以及将所述第二上拉感测放大器连接到所述第二下拉感测放大器的第二对线。所述第一对线与所述第二对线的线之间的平行延伸距离是通过所述第一上拉感测放大器和所述第二上拉感测放大器的区域中的所述第一对线或所述第二对线中的至少一个的布线扭绞而均衡。

相关申请的交叉引用

本申请要求于2020年6月30日提交的关于“用于感测放大器的布局以及相关设备和系统”的第16/917,233号美国专利申请的申请日的权益。

技术领域

本公开大体上涉及用于感测放大器的半导体芯片布局，且更确切地说，涉及连接存储器装置中的上拉和下拉感测放大器的导线的布设。

背景技术

用以检测存储于存储器元件(例如，动态随机存取存储器(DRAM)中的电容性存储器元件)中的数据的感测放大器有时包含交叉耦合的晶体管。交叉耦合的晶体管可实现对由存储器元件存储的相对少的电荷的检测。然而，在一些情况下，交叉耦合的晶体管对的晶体管可具有不匹配的阈值电压。在这些情况下，位线上的相对大的充电或放电电流可由于交叉耦合的晶体管对中的晶体管的不匹配的阈值电压而产生。并且，由于耦合到位线的数据电荷存储元件的数量增加导致位线的电容和电阻增大，位线的充电或放电可能会花费相对大量的时间。在所分配时间不足以对位线进行完全充电或放电的情况下，可能会出现感测容限不足。

提交于2019年11月8日且标题为交叉耦合的晶体管的阈值电压的不匹配补偿以及相关装置、系统和方法(CROSS-COUPLED TRANSISTOR THRESHOLD VOLTAGE MISMATCHCOMPENSATION AND RELATED DEVICES,SYSTEMS,AND METHODS)的第16/678,394号美国专利申请公开了可用以补偿感测放大器中的交叉耦合的晶体管对的不匹配的阈值电压的感测放大器电路系统。

发明内容

在一些实施例中，一种设备包含第一感测放大器和第二感测放大器。第一感测放大器包含第一上拉感测放大器、第一下拉感测放大器和第一对导线。第一对导线将第一上拉感测放大器电连接到第一下拉感测放大器。第二感测放大器邻近于第一感测放大器。第二感测放大器包含第二上拉感测放大器、第二下拉感测放大器和第二对导线。第二对导线将第二上拉感测放大器电连接到第二下拉感测放大器。第一对导线与第二对导线的线之间的平行延伸距离是通过第一上拉感测放大器和第二上拉感测放大器的区域中的第一对导线和第二对导线中的至少一个的布线扭绞而均衡。

在一些实施例中，一种设备包含上拉感测放大器的区域、下拉感测放大器的区域、第一导线、第二导线、第三导线和第四导线。上拉感测放大器的区域包含第一上拉感测放大器和第二上拉感测放大器。下拉感测放大器的区域包含第一下拉感测放大器和第二下拉感测放大器。第一导线将第一上拉感测放大器电连接到第一下拉感测放大器。第二导线将第一上拉感测放大器电连接到第一下拉感测放大器。第一导线和第二导线在上拉感测放大器的区域中的第一导线与第二导线之间包含两个布线扭绞。第三导线将第二上拉感测放大器电连接到第二下拉感测放大器。第四导线将第二上拉感测放大器电连接到第二下拉感测放大器。第三导线和第四导线在上拉感测放大器的区域中的第三导线与第四导线之间仅包含一个布线扭绞。