[发明专利]一种可重构整型-浮点型乘法器

说明书

本发明属于数字信号处理领域，公开了一种可重构整型‑浮点型乘法器，包括使能控制模块、整型‑浮点预处理模块、前运算模块、可重构乘法模块和对阶模块；使能控制模块生成第一控制信号和第二控制信号；整型‑浮点预处理模块获取第一浮点型数据和第二浮点型数据，得到第一扩展尾数和第二扩展尾数；前运算模块得到浮点结果的符号位及浮点结果的临时阶码；可重构乘法模块得到整型结果或浮点结果的临时尾数；对阶模块得到浮点结果的尾数和阶码。不仅能实现浮点乘法运算，而且能在不增加额外资源的情况下，实现整型乘法运算，可以充分满足当前人工智能芯片的需求，在面对不同要求时可以灵活选择数据运算模式，具有更好的资源利用率、功能性及通用性。

技术领域

本发明属于数字信号处理领域，涉及一种可重构整型-浮点型乘法器。

背景技术

近年来，随着人工智能时代的到来，人们投入到了对智能化产品的研究热潮中，由于卷积神经网络在目标检测、图像处理、语音识别等领域所展现出的巨大优势，卷积神经网络又成为了学术界及工业界的研究热点，其优势在于将局部关系进行连接，得到了权值共享的网络结构。

卷积神经网络训练主要采用CPU和GPU，其权重、偏置等皆为浮点数，随着超大规模集成电路的发展，基于速度和集成的优势，越来越多训练完成后的网络结构选择在FPGA或ASIC平台实现，由于浮点运算对于资源的消耗较大，速度相对定点数较慢，过去人们更倾向于使用定点数实现，但是随之而来的就是精确度降低、所实现网络的可靠性降低等问题。目前，不论是FPGA还是ASIC平台，可供调度的资源相比过去都有了量的提升，浮点运算的资源消耗和运算速率相比过去有了质的提升，因此浮点运算在卷积神经网络的硬件实现上逐渐普遍。目前在不同的应用领域和应用场景中，对数据类型的要求也不同，以数据类型的运算方式分类，基本可分为整型乘法器和浮点型乘法器，整型乘法器消耗资源少，但精度较低，浮点型乘法器消耗资源多，但精度高，它们有着各自的优势和劣势。

但是现有的乘法单元一般都仅支持单一的整型乘法运算或浮点乘法运算，因此现有乘法单元在进行具体的数据处理时，由于数据源的多变性，在精度和消耗资源上不能统筹兼顾。

发明内容

本发明的目的在于克服上述现有技术中，现有乘法单元功能单一，精度和消耗资源不能统筹兼顾的缺点，提供一种可重构整型-浮点型乘法器。

为达到上述目的，本发明采用以下技术方案予以实现：

一种可重构整型-浮点型乘法器，包括使能控制模块、整型-浮点预处理模块、前运算模块、可重构乘法模块和对阶模块；使能控制模块用于接收控制指令，根据控制指令生成第一控制信号和第二控制信号，并输出至整型-浮点预处理模块和可重构乘法模块；整型-浮点预处理模块用于接收第一待处理数据和第二待处理数据，根据第一控制信号将第一待处理数据和第二待处理数据转换为第一浮点型数据和第二浮点型数据，将第一浮点型数据和第二浮点型数据的尾数的最高位前扩展1位1，得到第一扩展尾数和第二扩展尾数并发送至可重构乘法模块；将第一浮点型数据和第二浮点型数据的符号位及阶码均发送至前运算模块；前运算模块用于根据第一浮点型数据和第二浮点型数据的符号位，得到浮点结果的符号位；根据第一浮点型数据和第二浮点型数据的阶码，得到浮点结果的临时阶码并发送至对阶模块；可重构乘法模块用于根据第一控制信号和第二控制信号，将第一扩展尾数和第二扩展尾数进行可重构处理，得到整型结果或浮点结果的临时尾数；将浮点结果的临时尾数发送至对阶模块；对阶模块用于根据浮点结果的临时尾数的最高位，将浮点结果的临时尾数和浮点结果的临时阶码进行规格化处理，得到浮点结果的尾数和阶码。

本发明进一步的改进在于：