[发明专利]一种避免处理器上电过程中I/O口闩锁的电路

说明书

本发明涉及抗闩锁技术领域，尤其是一种避免处理器上电过程中I/O口闩锁的电路，包括控制单元、处理器、上电控制开关、接地开关和释放开关，控制单元上电后，第一信号节点、第二信号节点、第三信号节点和第四信号节点依顺序输出触发信号；第一信号节点输出的触发信号使接地开关保持导通；第二信号节点输出的触发信号使上电控制开关保持导通；第三信号节点输出的触发信号使处理器复位；第四信号节点输出的触发信号使对接地开关的触发端对地短接，释放信号。本发明在启动处理器前先拉低其I/O口端的电平状态，使处理器上电启动以及复位均在I/O口端为低电平状态下进行，克服了因处理器的I/O口端处于高电平而导致复位功能异常的缺陷。

技术领域

本发明涉及抗闩锁技术领域，尤其是一种避免处理器上电过程中I/O口闩锁的电路。

背景技术

随着集成电路制造工艺的快速发展，处理器的使用愈发广泛，对处理器的性能要求也愈发严格，尤其是多处理器共同协作工作的电路环境。

现有技术中，多处理器共同协作工作的电路结构主要包括主处理器、处理器以及电源模块，其中，主处理器和处理器通过I/O口实现数据互通，主处理器的使能引脚通过电源模块连接处理器的电源引脚，从而控制电源模块对处理器上电。然而，由于处理器的I/O口与主处理器连接时已经有电压，再对处理器上电，容易导致处理器的部分管脚进入闩锁效应而不能正常通讯，例如UART，I²C，SPI等通信接口。

发明内容

有鉴于此，本发明提供一种避免处理器上电过程中I/O口闩锁的电路。

为实现上述目的，本发明提供以下技术方案。

一种避免处理器上电过程中I/O口闩锁的电路，包括控制单元、处理器、上电控制开关、接地开关和释放开关；

控制单元具有四个信号节点，分别为第一信号节点、第二信号节点、第三信号节点和第四信号节点；

处理器具有电源端、I/O口端和复位端；

接地开关的一端与处理器的I/O口端连接，接地开关的另一端接地，接地开关的触发端与控制单元的第一信号节点连接；

上电控制开关的一端接入直流电压，上电控制开关的另一端与处理器的电源端连接，上电控制开关的触发端与控制单元的第二信号节点连接；

处理器的复位端与控制单元的第三信号节点连接；

释放开关的一端与接地开关的触发端连接，释放开关的另一端接地，释放开关的触发端与控制单元的第四信号节点连接；

控制单元上电，第一信号节点、第二信号节点、第三信号节点和第四信号节点依顺序输出触发信号；

第一信号节点输出的触发信号作用在接地开关，接地开关保持导通；

第二信号节点输出的触发信号作用在上电控制开关，上电控制开关保持导通；

第三信号节点输出的触发信号作用在处理器的复位端，处理器复位；

第四信号节点输出的触发信号作用在释放开关，释放开关保持导通，对接地开关的触发端对地短接。

进一步，上电控制开关包括第一晶体管、场效应管、第一电阻和第二电阻；

第一晶体管的基极通过第一电阻与控制单元的第二信号节点连接，第一晶体管的发射极与场效应管的栅极连接，第一晶体管的集电极接地；

场效应管的漏极与所述直流电压连接，场效应管的源极与处理器的电源端连接，第二电阻的一端与场效应管的漏极连接，第二电阻的另一端与场效应管的栅极连接。

进一步，接地开关包括第二晶体管、第三电阻以及第四电阻；