[发明专利]一种优化晶圆级封装可靠性优化方法

说明书

本发明提供一种优化晶圆级封装可靠性优化方法，根据封装结构的初始结构尺寸和焊点材料仿真获得结构的初始热疲劳寿命；选取影响封装结构所述疲劳寿命的因素，并制定合适的正交表格；将各个因素的最优组合仿真后获得所述热疲劳寿命，将优化结构的所述热疲劳寿命与初始结构所述热疲劳寿命进行对比，发现所述热疲劳寿命有明显增加，封装结构的可靠性得到优化。

本发明是申请号201911276819X，申请日2019年12月12日，申请人：南通大学，发明创造名称：一种微细间距铜柱晶圆级封装结构及可靠性优化方法，的分案申请。

技术领域

本发明涉及芯片封装技术领域，具体涉及一种微细间距铜柱晶圆级封装结构及可靠性优化方法。

背景技术

由于便携式电子设备和移动通讯装置的迅速发展，在电性能，散热性能方面又提出的新的更高的要求。晶圆级封装技术作为最新的革命性的封装技术，很好的迎合了这一时代需求，得到了越来越广泛的应用。然而，由于芯片与印刷线路板(PCB)的热膨胀系数的失配，容易使焊点附近产生热应力，从而导致热疲劳失效。

对于铜柱凸点互连的晶圆级封装可靠性进行优化的设计方案主要有两种方案。一种针对封装结构的某一个进行优化设计，比如提高铜柱凸点中焊料的高度以提高焊料的热疲劳寿命，减小铜柱的高度以提高铜柱凸点的延展性等等。这种方法的不足在于没有对封装中的各个结构尺寸以及焊料材料进行系统的考虑，优化效果不明显。另一种方法是综合考虑封装中关键结构参数以及焊料材料属性，通过不同的因素组合对封装结构进行系统性分析，最终获得最佳的设计方案，以提高热疲劳寿命。此方法不足之处在于对多个因数，多个取值的样本来说，若进行全因素分析，实验数量较多，效率较低。

发明内容

本发明的目的是解决上述技术问题的一个或者多个，本发明提供一种微细间距铜柱晶圆级封装结构及可靠性优化方法。

一方面，本发明提供一种微细间距铜柱晶圆级封装结构，包括：

印刷电路板(PCB)；

焊盘(Pad)，设于印刷电路板上；

焊点(Solder bump)，设于焊盘上；

铜柱(Copper post)，设于焊点上；

重分布层(RDL pad)，设于铜柱上；

钝化层(Passivation)，设于重分布层上；

低介电常数层(Low-k)，设于钝化层上；

芯片(Chip)，设于低介电常数层上。

在一些实施方式中，还包括包围焊盘、焊点以及部分铜柱的第一覆盖层，以及包围剩余部分铜柱和重分布层的第二覆盖层，第一覆盖层设于印刷电路板上，第二覆盖层设于第一覆盖层与低介电常数层之间。

在一些实施方式中，第一覆盖层为环氧树脂层(Epoxy)，第二覆盖层为聚合物层(Polyimide)。

在一些实施方式中，印刷电路板的厚度为300至500μm，焊盘的厚度为3至7μm，焊点的高度为30至40μm，焊点的材料选自96.5Sn3Ag0.5Cu、95.7Sn3.8Ag0.5Cu或95.5Sn4.0Ag0.5Cu，铜柱的高度为40至50μm，低介电常数层厚度为5至9μm，芯片的厚度为300至500μm。

在一些实施方式中，印刷电路板的厚度为300μm，焊盘的厚度为3μm，焊点的高度为40μm，焊点料的材料选自95.7Sn3.8Ag0.5Cu，铜柱的高度为40μm，低介电常数层厚度为9μm，芯片的厚度为300μm。

在一些实施方式中，焊点为叠层焊点。