[发明专利]具处理器件之间流量控制的装置、单芯片系统与方法

说明书

本发明描述关于将数据从辅助处理器件转发至主处理器件的各种装置及方法。根据主处理器件的负荷及数据的优先权，可选择性地舍弃数据，或将数据转发至主处理器件。

技术领域

本申请涉及在各自之间设置有流量控制的处理器件及对应方法。

背景技术

为了处理数据，在许多情况下使用不止一个处理器件。例如，在许多应用中，除了主处理器件(例如，通用处理器)之外，还使用辅助处理器件。辅助处理器件可被设计用于数据处理中的特定任务，例如用于执行特定计算或任何其他特定任务。对于这些特定任务，辅助处理器件可例如是硬接线的且因此非常快。另一方面，在许多情况下，辅助处理器件可能不会像主处理器件一样具有多种功能。

在某些场景下，当欲处理数据时，首先通过辅助处理器件来处理数据，且如果需要，接着将所述数据转发至主处理器件以进一步处理。然而，由于辅助处理器件工作快，且另外在某些应用中主处理器件也可用于其他任务，因此这可导致主处理器件超负荷、数据队列溢出及/或处理数据时出现高的延迟。根据应用而定，例如高的延迟可能是人们所不期望的，特别是在欲对数据进行实时处理的情况下。

发明内容

本发明包含一种装置，包括：辅助处理器件，用以接收待处理数据，主处理器件，以及从所述主处理器件至所述辅助处理器件的反馈路径，所述主处理器件用以通过所述反馈路径将所述主处理器件的负荷通知所述辅助处理器件，其中所述辅助处理器件用以根据所述主处理器件的所述负荷及所述数据的优先权来选择性地舍弃所接收的数据。

本发明还包含一种单芯片系统，包括：数据单元处理引擎，用以接收输入数据单元，中央处理器(CPU)，以及CPU队列，可操作地耦接于所述数据单元处理引擎与所述CPU之间，以及从所述CPU至所述数据单元处理引擎的反馈路径，所述CPU用以通过所述反馈路径将所述CPU的负荷通知所述数据单元处理引擎，其中所述数据单元处理引擎用以根据所接收数据单元的优先权及从所述CPU接收的所述负荷信息将所述数据单元选择性地转发至所述CPU队列。

本发明更包含一种方法，包括：在辅助处理器件处接收数据，在所述辅助处理器件处接收主处理器件的负荷，以及根据所接收的所述负荷及所述数据的优先权来选择性地舍弃数据。

附图说明

图1为根据一实施例的装置的方框图；

图2为根据另一实施例的装置的方框图；

图3为例示根据一实施例的方法的流程图；以及

图4为例示根据另一实施例的方法的流程图。

主要元件标记说明

10：辅助处理器件

11：主处理器件

20：单芯片系统

21：封包处理引擎

22：CPU队列

23：CPU

24：分类引擎

dap：经处理的数据

dfp：经完全处理的数据

di：输入数据

dpp：经部分处理的数据

ln：负荷通知

pi：输入封包

ppp：经部分处理的封包/经过预处理的封包

30～33：步骤

40～46：步骤

具体实施方式