[发明专利]包括测试电路的电子器件和操作电子器件的方法在审
申请号: | 202110348592.6 | 申请日: | 2021-03-31 |
公开(公告)号: | CN114388046A | 公开(公告)日: | 2022-04-22 |
发明(设计)人: | 金显承 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C29/36 | 分类号: | G11C29/36;G11C29/02 |
代理公司: | 北京弘权知识产权代理有限公司 11363 | 代理人: | 许伟群;郭放 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 包括 测试 电路 电子器件 操作 方法 | ||
1.一种电子器件,包括:
图案数据生成电路,被配置成基于命令/地址信号而生成具有串行图案的图案数据;以及
数据输入/输出电路,被配置成在测试模式中基于内部命令和用于读取操作的读取命令而输出所述图案数据或读取数据作为内部数据,以及被配置成接收和存储被输出的内部数据作为用于写入操作的写入数据,
其中,所述内部数据通过包括数据焊盘阵列的路径传送,外部数据是通过所述数据焊盘阵列输入或输出的。
2.根据权利要求1所述的电子器件,
其中,所述图案数据包括具有串行序列的第一比特位和第二比特位;以及
其中,所述第一比特位的逻辑电平不同于所述第二比特位的逻辑电平。
3.根据权利要求1所述的电子器件,其中,所述数据输入/输出电路包括:
数据输出电路,被配置成:基于所述内部命令和所述读取命令,与数据选通信号同步地输出所述图案数据或所述读取数据作为所述内部数据,所述内部数据被传送到所述数据焊盘阵列;以及
数据输入电路,被配置成在所述测试模式中基于所述数据选通信号而从所述数据焊盘阵列接收所述内部数据以存储所述内部数据作为所述写入数据。
4.根据权利要求3所述的电子器件,其中,所述数据输出电路包括:
数据选择电路,被配置成在所述内部命令被激活时输出所述图案数据作为选定数据,以及被配置成在所述读取命令被激活时输出所述读取数据作为所述选定数据;以及
内部数据输出电路,被配置成与所述数据选通信号同步地输出所述选定数据作为所述内部数据,
其中,当在所述测试模式中所述内部命令和所述读取命令中的一种被激活时,在读取延时时段之后的特定时段期间所述数据选通信号切换。
5.根据权利要求3所述的电子器件,其中,所述数据输入电路包括:
内部数据输入电路,被配置成与所述数据选通信号同步地输出所述内部数据作为内部写入数据;以及
写入数据存储电路,被配置成接收所述内部写入数据以存储所述内部写入数据作为所述写入数据,以及被配置成在所述写入操作期间输出所述写入数据存储电路中存储的所述写入数据,
其中,当在所述测试模式中所述内部命令和所述读取命令中的一种被激活时,在读取延时时段之后的特定时段期间所述数据选通信号切换。
6.根据权利要求5所述的电子器件,其中,当在测试模式中用于所述写入操作的写入命令被激活时,所述数据选通信号不切换。
7.根据权利要求1所述的电子器件,还包括缺陷检测电路,缺陷检测电路被配置成在所述测试模式中在所述写入操作期间通过将所述写入数据与所述图案数据进行比较来生成测试标志信号。
8.根据权利要求7所述的电子器件,
其中,当所述写入数据和所述图案数据具有相同的逻辑电平组合时,所述测试标志信号具有第一逻辑电平;以及
其中,当所述写入数据和所述图案数据具有不同的逻辑电平组合时,所述测试标志信号具有第二逻辑电平。
9.根据权利要求7所述的电子器件,其中,所述缺陷检测电路包括:
检测信号生成电路,被配置成在所述写入操作期间将所述写入数据的逻辑电平组合与所述图案数据的逻辑电平组合进行比较以生成检测信号;以及
测试标志生成电路,被配置成在所述测试模式中基于所述检测信号而生成和存储所述测试标志信号,以及被配置成基于测试读取命令而输出所述测试标志生成电路中存储的所述测试标志信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110348592.6/1.html,转载请声明来源钻瓜专利网。