[发明专利]采样保持电路、模数转换器及wifi芯片

说明书

本发明揭示了一种采样保持电路、模数转换器及wifi芯片，采样保持电路包括时钟产生子电路、栅压自举子电路和采样场效应管，栅压自举子电路对采样场效应管的栅极输出控制采样保持电路处于跟踪阶段的第二控制信号，其电压为导通电压与信号输入端的输入电压之和，导通电压大于外部电源的输入电压；该电路不会引入非理想谐波，排除了信号输入端的输入电压对采样场效应管的干扰，不会对模数转换器的输出信噪比产生负面影响，同时由于包括了大于输入电压的导通电压，减小了采样场效应管的导通电阻，提高了开关的响应速度，既保障了采样保持电路的输入与输出信号呈严格的线性关系，又提高了电路的性能。

技术领域

本发明涉及一种采样保持电路，尤其涉及一种具有该采样保持电路的模数转换器及wifi芯片。

背景技术

模数转换器(ADc)在对模拟输入信号采样的过程中，大多都会设置采样保持电路，采样保持电路用于稳定持续变化的模拟输入信号，在跟踪和保持两个阶段交替进行。

现有的采样保持电路存在一些问题，例如线性失真，通过采样保持电路获取到的采样信号会存在非理想谐波，使得电路用于高精度的模数转换器时，会对模数转换器的输出信噪比产生负面影响。当为了改善该线性失真的问题时，现有技术会引入其他很多电器元件，又不可避免地提高了电路的寄生电容，增大了导通电阻，拖慢了电路的整体速度，从而影响了整体的性能，存在顾此失彼无法，无法满足高性能的模数转换器对采样信号的要求。

发明内容

为解决现有技术中采样保持电路的线性失真、以及改善该这些问题时又引入的其他问题，本发明的目的在于提供一种不会引入非理想谐波、不会对模数转换器的输出信噪比产生负面影响、且响应速度快的采样保持电路、模数转换器及wifi芯片。

为实现上述发明目的，本发明一实施方式提供一种采样保持电路，包括时钟产生子电路、栅压自举子电路和采样场效应管，所述栅压自举子电路分别和外部电源、所述采样场效应管的栅极、所述时钟产生子电路和信号输入端连接，所述时钟产生子电路输入时钟信号，所述栅压自举子电路被配置为根据所述时钟信号和/或所述时钟产生子电路输出的信号对所述采样场效应管的栅极交替输出第一控制信号和第二控制信号，所述第一控制信号控制所述采样保持电路处于保持阶段，所述第二控制信号控制所述采样保持电路处于跟踪阶段，所述第二控制信号的电压为导通电压与所述信号输入端的输入电压之和，所述导通电压大于所述外部电源的输入电压。

作为本发明的进一步改进，所述栅压自举子电路包括电荷传递单元和节点电压复位单元，所述电荷传递单元的输入端连接所述采样场效应管的源极并输入所述信号输入端的输入电压、其输出端连接所述采样场效应管的栅极，所述电荷传递单元包括沿电流方向依次设置的第一开关、自举单元和第二开关；

根据时钟信号clk和/或与所述时钟信号clk互补的反相时钟信号clkb，所述节点电压复位单元对所述第一开关和所述自举单元之间的节点V3、所述自举单元和所述第二开关之间的节点V4、以及所述第二开关和所述采样场效应管的栅极之间的节点V1复位。

作为本发明的进一步改进，所述时钟产生子电路被配置为输入时钟信号clk、并输出开关控制信号clkt，当所述采样保持电路从保持阶段切换至跟踪阶段时，所述开关控制信号clkt输出的瞬时电平突变并再次恢复至原电平，此时所述节点V4的电压由低电平上升，且大于所述外部电源与所述信号输入端的输入电压之和。

作为本发明的进一步改进，所述电荷传递单元还包括连接于所述第一开关和所述自举单元之间的NMOS管M3和M4，所述NMOS管M3和M4的栅极均输入所述开关控制信号clkt，所述开关控制信号clkt持续输入低电平，所述瞬时电平突变，是由低电平切换至高电平，所述NMOS管M3的漏极串接所述NMOS管M4的源极，所述NMOS管M3的源极短接所述NMOS管M4的漏极，所述NMOS管M3的漏极和所述NMOS管M4的源极为节点V2。