[发明专利]采样保持电路、模数转换器及wifi芯片

权利要求书

1.一种采样保持电路，包括时钟产生子电路、栅压自举子电路和采样场效应管，所述栅压自举子电路分别和外部电源、所述采样场效应管的栅极、所述时钟产生子电路和信号输入端连接，所述时钟产生子电路输入时钟信号，其特征在于：

所述栅压自举子电路被配置为根据所述时钟信号和/或所述时钟产生子电路输出的信号对所述采样场效应管的栅极交替输出第一控制信号和第二控制信号，所述第一控制信号控制所述采样保持电路处于保持阶段，所述第二控制信号控制所述采样保持电路处于跟踪阶段，所述第二控制信号的电压为导通电压与所述信号输入端的输入电压之和，所述导通电压大于所述外部电源的输入电压。

2.根据权利要求1所述的采样保持电路，其特征在于，所述栅压自举子电路包括电荷传递单元和节点电压复位单元，所述电荷传递单元的输入端连接所述采样场效应管的源极并输入所述信号输入端的输入电压、其输出端连接所述采样场效应管的栅极，所述电荷传递单元包括沿电流方向依次设置的第一开关、自举单元和第二开关；

根据时钟信号clk和/或与所述时钟信号clk互补的反相时钟信号clkb，所述节点电压复位单元对所述第一开关和所述自举单元之间的节点V3、所述自举单元和所述第二开关之间的节点V4、以及所述第二开关和所述采样场效应管的栅极之间的节点V1复位。

3.根据权利要求2所述的采样保持电路，其特征在于，所述时钟产生子电路被配置为输入时钟信号clk、并输出开关控制信号clkt，当所述采样保持电路从保持阶段切换至跟踪阶段时，所述开关控制信号clkt输出的瞬时电平突变并再次恢复至原电平，此时所述节点V4的电压由低电平上升，且大于所述外部电源与所述信号输入端的输入电压之和。

4.根据权利要求3所述的采样保持电路，其特征在于，所述电荷传递单元还包括连接于所述第一开关和所述自举单元之间的NMOS管M3和M4，所述NMOS管M3和M4的栅极均输入所述开关控制信号clkt，所述开关控制信号clkt持续输入低电平，所述瞬时电平突变，是由低电平切换至高电平，所述NMOS管M3的漏极串接所述NMOS管M4的源极，所述NMOS管M3的源极短接所述NMOS管M4的漏极，所述NMOS管M3的漏极和所述NMOS管M4的源极为节点V2。

5.根据权利要求3所述的采样保持电路，其特征在于，所述时钟产生子电路包括分别与时钟信号输入端连接的第一反相器INV1和第二反相器INV2、所述第一反相器INV1输出所述反相时钟信号clkb，所述第一反相器INV2的输出端与时钟信号输入端同时连接与门AND的输入端，所述与门AND的输出端输出所述开关控制信号clkt。

6.根据权利要求4所述的采样保持电路，其特征在于，所述第一开关设置为NMOS管M2，其栅极连接时钟信号clk或节点V1，所述第二开关设置为PMOS管M8，其栅极连接反相时钟信号clkb或节点V2，所述自举单元设置为电容或漏源短接的MOS管。

7.根据权利要求6所述的采样保持电路，其特征在于，所述节点电压复位单元包括：

一端连接节点V3、另一端接地并受反相时钟信号clkb控制的NMOS管M5；

一端连接节点V4、另一端连接外部电源并受节点V1控制的PMOS管M6；

一端连接节点V2、另一端连接外部电源并受时钟信号clk控制的PMOS管M9；

一端连接节点V1、另一端接地并受反相时钟信号clkb控制的NMOS管M7。

8.根据权利要求2所述的采样保持电路，其特征在于，所述栅压自举子电路还包括运算放大器，所述运算放大器的正相输入端连接所述信号输入端，其反相输入端与其输出端短接，并连接所述第一开关。

9.一种模数转换器，其特征在于，其包括权利要求1～8中任一项所述的采样保持电路。

10.一种wifi芯片，其特征在于，其包括权利要求1～8中任一项所述的采样保持电路。