[发明专利]一种差分输出的数控双频低噪声放大器电路

说明书

本发明公开一种差分输出的数控双频低噪声放大器电路，其包括输入阻抗匹配网络、放大级、差分输出级和负载级。与传统独立通道的双频低噪声放大器相比，本发明共用了带源极负反馈共栅放大器，提高了电路的功率增益，同时在芯片的面积、成本以及电路利用率也有明显的提高。与传统独立通道的双频低噪声放大器相比，本发明采用开关控制偏置电压的关断，设计难度变低，设计的灵活性变强，使电路在各个频段上得到良好的噪声性能和阻抗匹配效果。本发明通过开关控制对频段通路的选择，有效的降低了系统的功耗。

技术领域

本发明涉及射频集成电路设计技术领域，具体涉及一种差分输出的数控双频低噪声放大器电路。

背景技术

低噪声放大器是射频接收机的第一个放大器电路，此类放大器能够处理接近噪声电平的很微弱的信号。因此低噪声放大器电路对接收机的整体性能尤为重要。另外，随着5G无线通信系统的快速发展，单芯片集成更多标准、多频的射频接收机芯片有着更高的要求，以节省芯片的面积，降低芯片的成本。

在低噪声放大器电路中，可实现双频段的有多种方式，其中采用两个独立通路的低噪声放大器具有设计简单，性能良好等优点。但是在每一个频段都需要使用一个独立的低噪声放大器不但会造成芯片面积增大的问题，而且会增加系统的整体功耗。同时在实现双频低噪声放大器中还存在几个技术问题，一是需要采用开关电路来进行频率的切换，但是MOS晶体管作开关器件，会引入大的寄生电容和噪声，造成开关特性并不理想；二是晶体管本身端口之间有馈通，很容易造成输入信号的干扰，会对电路的性能造成影响；三是由于低噪声放大器后一级直接连接的混频器，就需要有一个差分的输出，而常用的解决方法是加一个巴伦输出，但是这会加大芯片的面积，不利于芯片的集成度，从而加大芯片的成本。

发明内容

本发明为解决上述技术问题，提出一种差分输出的数控双频低噪声放大器电路。

为解决上述问题，本发明是通过以下技术方案实现的：

一种差分输出的数控双频低噪声放大器电路，包括输入阻抗匹配网络、放大级、差分输出级和负载级。

输入阻抗匹配网络由隔直电容C1-C2、栅极电感L1-L2和电阻R1-R2组成；隔直电容C1的一端形成该差分输出的数控双频低噪声放大器电路的第一频段输入端RFin1，电阻R1的一端接第一偏置电压Vbias1，栅极电感L1的一端连接隔直电容C1和电阻R1的另一端，栅极电感L1的另一端连接放大级的NMOS管N1的栅极；隔直电容C2的一端形成该差分输出的数控双频低噪声放大器电路的第二频段输入端RFin2，电阻R2的一端接第二偏置电压Vbias2，栅极电感L2的一端连接隔直电容C2和电阻R2的另一端，栅极电感L2的另一端连接放大级的NMOS管N2的栅极。

放大级由NMOS管N1-N4以及隔直电容C3和隔直电容C4组成；NMOS管N1漏极连接电感L3的一端以及隔直电容C3和隔直电容C4的一端，NMOS管N1源极接地线；NMOS管N3的栅极连接电阻R3的一端和隔直电容C3的另一端，电阻R3的另一端接第一偏置电压Vbias1，NMOS管N3漏极和NMOS管N4漏极连接差分输出级的电感L4的一端，NMOS管N3源极接地线；NMOS管N2漏极连接电感L3的一端以及隔直电容C3和隔直电容C4的一端，NMOS管N2源极接地线；NMOS管N4的栅极连接电阻R4的一端和隔直电容C4的另一端，电阻R4的另一端接第二偏置电压Vbias2，NMOS管N4漏极和NMOS管N3漏极连接差分输出级的电感L4的一端，NMOS管N4源极接地线。