[发明专利]大规模子阵化数字阵列多通道同步采样系统在审
申请号: | 202110337915.1 | 申请日: | 2021-03-30 |
公开(公告)号: | CN115149950A | 公开(公告)日: | 2022-10-04 |
发明(设计)人: | 刘田;周文涛;曾富华;扈景召 | 申请(专利权)人: | 西南电子技术研究所(中国电子科技集团公司第十研究所) |
主分类号: | H03M1/12 | 分类号: | H03M1/12 |
代理公司: | 成飞(集团)公司专利中心 51121 | 代理人: | 郭纯武 |
地址: | 610036 四川*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 大规模 子阵化 数字 阵列 通道 同步 采样系统 | ||
本发明公开的一种大规模子阵化数字阵列多通道同步采样系统,复杂度低,同步精度高。本发明通过下述技术方案予以实现:时频产生设备生成具备固定相位关系的时钟参考信号与同步信号,经电光转换后,经波分复用模块将时钟参考信号与同步信号在同一根光纤中复用,并通过光传输设备将光纤信号拉远传输至天线阵面多个天线子阵内。天线子阵通过解波分复用与光电转换恢复出时钟参考信号与同步信号,时钟单元A接收同步信号并分发至时钟单元B与时延测量单元,时钟单元对同步信号采样产生内部同步信号,在时延测量单元内实现内外部同步信号的时延测量,并将测量结果反馈至同步处理单元,将采样时钟分发至多通道ADC/DAC单元,实现多通道同步采样。
技术领域
本发明属于飞行器测控通信、雷达领域,具体涉及到一种大规模子阵化数字阵列(成千上万个阵元通道),多通道同步采样系统。
技术背景
随着我国航天事业的发展,日益增多的航天发射任务和大量在轨运行的测绘、气象、通信、导航和遥感卫星导致航天测控任务量激增,大规模阵列天线可以大幅度提高通信系统性能。然而,这种系统的实现依赖于采用合适的技术来校正电路和时频信号分发引起的畸变效应。另一方面,在大阵列成像雷达、相控阵雷达、分布式雷达系统中,由于存在多发射接收通道,接收信号需进行相参处理,信号带宽大,脉冲重复频率高等特点,因此需要其数据采集系统具有多通道同步数据采集和高速采集、传输和存储的能力。
目前大规模相控阵测控通信、雷达等系统的多个阵元的阵列信号处理算法,尤其是现在的许多高分辨方法都是基于多个通道阵元数字化的基础上,并且对多个通道数据的相位一致性要求很高,因此工程上需要对阵列多个通道的模拟信号进行同步采样。阵列信号采集的采样率、采样精度、同步性能关系到空域信息的质量。阵列信号的获取主要包括模拟信号的预处理和各通道信号的同步采集,其中,同步采集的量化位数、同步精度与阵列信号的质量密切相关。随着阵列数字信号处理技术的发展,单通道模数转换器(ADC)、数模转换器(DAC)采样已不能满足测控、通讯、雷达、等行业需求,这促进了大规模、分布式多通道高速ADC、DAC同步采样技术的长足发展与进步。这项技术面临的最大挑战除ADC、DAC的采样速度和接口速度匹配,还有如何控制这些先进的ADC同步采样、同步传输、同步存储以及数据重构等。造成大规模数字阵列多通道间的采样不同步,引起的相位和延时误差将严重影响大规模天线阵列的合成性能和工程可实现性。基于DSP与CPLD的多通道同步数据采集与处理系统,系统分为多通道同步数据采集模块和DSP数据处理模块。
多通道同步采样方法多采用基于同步触发的方式,目前国内外ADC/DAC芯片标准JESD204B接口均具备同步信号输入接口,基于同步协议机制与同步信号的分发,可实现多片ADC/DAC芯片的同步采样处理,但是该方法需要保证一个严格对齐的同步信号传输给多片ADC/DAC芯片,易受外界环境的变化、同步信号传输长度的影响,常常用来做单信号处理板的多片ADC/DAC芯片的处理,针对大规模阵列的分布式同步不再适用。
随着阵列信号处理的高带宽、高分辨方法的发展和广泛应用,对多通道阵列信号处理系统的实时处理的要求也越来越高。并且随着高速数字信号处理器DSP、高性能ADC以及可编程逻辑阵列FPGA和CPLD等逻辑控制器件的发展,多通道同步采集系统与处理器的连接方式也有很多的连接方式。不同的连接方式和控制方法,实现了多通道同步采集系统与多处理器结构的数据实时传输和处理。这种方案的主要优点在于可以保持各个通道数据的绝对同步,并且功耗相对后一种方法较低,但是这种方案电路连线会增加,电路复杂,软件设计较复杂,并且比较费时。早期多通道同步采样方法只适用于通道较少的情况,而且时钟源功率要求较大,同步精度不高,调试需要矢量分析网络、高精度等相电缆,调试维护工作量较大,遇到差分时钟要求的ADC器件,还需使用类似ADT1-1WT等射频变压器转换。由于射频变压器的个体差异,各通道原本同步的时钟会再次失配。延迟可能受外界因素的影响,系统中的不确定性延迟使得在1个LFMC周期内实现LMFC的对齐变得更为困难。比如电压和温度变化,以及特定器件工艺变化。这种不精确性会叠加,可能导致ADC和DAC无法忍受的时序偏差,而高频时需要对其时钟信号进行同步。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西南电子技术研究所(中国电子科技集团公司第十研究所),未经西南电子技术研究所(中国电子科技集团公司第十研究所)许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110337915.1/2.html,转载请声明来源钻瓜专利网。