[发明专利]一种有源谐振负载电路及时钟树驱动电路

说明书

本申请实施例公开一种有源谐振负载电路及时钟树驱动电路，有源谐振负载电路包括：至少一个差分环形振荡回路；每个差分环形振荡回路包括三个或三个以上的奇数个首尾电连接的延迟单元，其中，延迟单元用于调整差分环形振荡回路的振荡频率至输入差分环形振荡回路的时钟信号的频率，以及，对时钟信号的幅值进行放大；前一个延迟单元的负相位输出端与后一个延迟单元的正相位输入端之间设置有第二负载调节单元，正相位输入端和负相位输入端用于接收时钟信号。可以改善现有时钟树网络电路随着时钟信号的传输，电路中会产生扰动、噪声或者幅值衰减等问题。

技术领域

本申请涉及集成电路技术领域，尤其涉及一种有源谐振负载电路及时钟树驱动电路。

背景技术

现有的时钟信号输传电路(也称时钟树网络电路)，通常由驻波电路单元或行波电路单元组成。驻波电路单元通常由CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)构成，在由驻波单元电路组成的时钟树网络电路中，可以通过发送一个时钟信号波形，在传输线末端反射形成一个和原波形相同频率、相位差为180°的反射波形，原波形和反射波形经过叠加形成驻波；驻波在传输线的各个节点具有相同的相位，但是，随着时钟信号的传输，时钟信号的幅值会发生损失，造成形成驻波的原波形和反射波形的幅值不一致，引起额外的时钟扰动(skew)，还会导致时钟信号的幅值发生衰减。行波电路单元通常是由两个首尾相接的反相器构成的闭合回路，闭合回路中各个点的时钟信号波形幅值相等，但是随着时钟信号的传输，传输线上各个点的相位随位置的变化而变化，引起额外的时钟时序异步性问题，从而产生不同程度的噪声(jitter)。另外，无论是由驻波电路单元还是由行波电路单元组成的时钟树网络电路，随着电路工作频率越来越高，传输的时钟信号会对电路中的扰动和噪声越来越敏感。

发明内容

本发明提供了一种有源谐振负载电路及时钟树驱动电路，可以改善时钟信号沿着现有时钟树网络电路传输，时钟信号受电路扰动而产生噪声或者幅值衰减的问题。

第一方面，一种有源谐振负载电路，包括：至少一个差分环形振荡回路；

每个所述差分环形振荡回路包括三个或三个以上的奇数个首尾电连接的延迟单元，其中，所述延迟单元用于调整所述差分环形振荡回路的振荡频率至输入所述差分环形振荡回路的时钟信号的频率，以及，对所述时钟信号的幅值进行放大，前一个所述延迟单元的负相位输出端与后一个所述延迟单元的正相位输入端电连接，前一个所述延迟单元的正相位输出端与后一个所述延迟单元的负相位输入端电连接，所述正相位输入端和所述负相位输入端用于接收所述时钟信号；

所述差分环形振荡回路包括第二负载调节单元，所述第二负载调节单元设置在前一个所述延迟单元的所述负相位输出端与后一个所述延迟单元的所述正相位输入端之间。

根据一种可行的实施方式，所述延迟单元包括：对称设置的第一放大调频单元和第二放大调频单元，所述第一放大调频单元和所述第二放大调频单元分别设置有第一负载调节单元，其中，所述第一负载调节单元用于调节所述第一放大调频单元和所述第二放大调频单元的电路负载，以调整所述差分环形振荡回路的所述振荡频率；

所述时钟信号包括正相位时钟信号和负相位时钟信号；

所述第一放大调频单元分别与所述正相位输入端和所述负相位输出端电连接，所述第一放大调频单元用于对所述正相位时钟信号的幅值进行放大，以及对所述正相位时钟信号的相位进行延迟；

所述第二放大调频单元分别与所述负相位输入端和所述正相位输出端电连接，所述第二放大调频单元用于对所述负相位时钟信号的幅值进行放大，以及对所述负相位时钟信号的相位进行延迟。

根据一种可行的实施方式，所述延迟单元还包括固定电流源，所述第一放大调频单元还设置有第一MOS管，所述第二放大调频单元还设置有第二MOS管；