[发明专利]一种基于逐次逼近逻辑的锁相环全数字频带切换技术

说明书

本发明针对目前无线通信系统常常采用的多频段频率源技术，提出了一种基于逐次逼近逻辑的锁相环全数字频带切换技术。提出频带切换电路结构包括分频器、鉴频器和逐次逼近逻辑模块。的其优势在于：全部电路采用数字CMOS逻辑实现，功耗极低，并且实现简单；电路最高工作频率可达130MHz；电路共四种工作模式，并且自动进行模式选择；支持最高4个核心、每个核心128个频带的频带选择分辨率，精度极高，并且切换响应速度快。

技术领域

本发明涉及一种基于逐次逼近逻辑的锁相环全数字频带切换技术，属于射频集成电路设计中频率源频带切换技术领域。

背景技术

现今，民用通信系统飞速发展，各种通信协议所覆盖不同的频段也要求着对应收发机的频段各不相同，这导致了收发机结构严重复杂、冗余。为了节约功耗以及成本，收发机中的射频频率源常常采用多频段覆盖，甚至采用多个射频频率源来使得单一收发机可以应用于不同的通信协议中，大大节约了系统设计成本。

采用了多个频段或多个频率源的射频通信系统需要可以自动适应的频带切换模块。最常见的切换方式为数字总线直接控制，该方法通过各种数字总线协议，将不同频率源的不同频带用若干个控制比特位来控制，该方法实现简单，成本较低，但是每进行一次频带切换前需要手动进行计算所需频带对应数字总线的控制比特位的值，且需手动进行控制比特位的烧录，步骤繁琐且不适用于即时切换。目前，大多数射频锁相环的频带切换都是基于逐次逼近逻辑技术实现。该技术实际上为一个负反馈锁频环，首先将参考频率进行分频处理，将分频后得到的信号送入计数器中进行计数，所得结果再通过逐次逼近逻辑与频率源输出频率进行比较，控制多核、多频带频率源的输出频率上升或下降。逐次逼近逻辑可以采用全数字逻辑实现，大大降低了设计成本及电路功耗。

发明内容

本发明提出了一种基于逐次逼近逻辑的锁相环全数字频带切换技术，其目的在于确定整个系统的分频比后，能够对多个频率源的多个频带进行快速自动切换与校正，减小了锁相环的锁定时间，并且所有模块采用全数字CMOS逻辑实现，大大降低了系统功耗与设计成本，适合应用于极低功耗的场景，如便携式设备、医疗电子设备等等。本发明一般集成至具有多个频率源和多个频带的射频锁相环中，具体连接方式如图2所示。

本发明是通过如下技术方案实现的：

所述一种基于逐次逼近逻辑的锁相环全数字频带切换技术包括以下电路模块，如图1所示：分频器、鉴频器、逐次逼近逻辑；

其中，分频器结构由图3所示，具体为8个D触发器级联而成，每个D触发器的输出QN与输入D相连，输出Q与下级D触发器的输入CLK相连，可将输入信号F_IN进行256倍分频，输出信号为F_OUT，整体复位由NRST信号控制；

其中，鉴频器结构由图4所示，采用计数器结构，在时钟CLK上升沿到来时通过对校正时钟F_CAL完整周期的个数进行计数，来控制接下来的逐次逼近逻辑是否工作，并且为逐次逼近逻辑提供参考计数值；

其中，逐次逼近逻辑采用硬件描述语言实现，采用了误差修正和奇偶校正技术，奇数周期进行鉴频器计数，偶数周期逐次逼近逻辑处理鉴频器计数结果进行频带切换，可以快速进行核判断、核切换和频带切换；

所述一种基于逐次逼近逻辑的锁相环全数字频带切换技术各模块的连接方式具体为：分频器与鉴频器相连，鉴频器与逐次逼近逻辑相连。整体电路模块输入有：参考频率信号F_REF、复位NRST、校正复位CALRST、频率源分频后信号F_DIV，整体电路模块输出有：使能输出TRIG、核控制字输出CORE(1:0)、频带控制字输出BAND(6:0)。

所述一种基于逐次逼近逻辑的锁相环全数字频带切换技术，其整体电路模块的工作模式分为四种，包括频带向上切换、频带向下切换、频带向上溢出和频带向下溢出。

具体包括如下步骤：