[发明专利]时钟测试方法、装置、量产测试方法及测试平台

说明书

本申请公开了一种时钟测试方法、装置、量产测试方法及测试平台。该时钟测试方法包括基于待测芯片产生的待测时钟获取时钟窗口，其中，时钟窗口的大小是预先设定的；利用标准时钟对时钟窗口进行计数，获得累积时钟计数；其中，标准时钟的频率大于待测时钟的频率；计算累积时钟计数与标准时钟计数的差值，获得累积时钟差值，比较累积时钟差值和预设的时钟阈值，并基于比较结果确定待测芯片的测试结果。该时钟测试方法可提高测试效率，减少误判，而且，可以大大降低成本。

技术领域

本申请涉及测量技术领域，具体涉及一种时钟测试方法、装置、量产测试方法及量产测试平台。

背景技术

对于高速时钟而言，特别是锁相环模块，累积时钟抖动是非常重要的指标，而在量产芯片中的工艺角偏差可能会导致锁相环等时钟电路异常，导致时钟电路出现不稳定，如累积时钟抖动偏大，严重时甚至会导致锁相环失锁等问题。因此，在芯片量产测试中需要对高速时钟的累积抖动进行测量。

专业的时钟测试设备可以通过内部时钟与测试平台输入时钟的比例关系来判断时钟的精度，但频率仪的成本高。在无法直接获取累积时钟抖动时，可以通过间接方式测试。例如，通过观测图像的稳定性，并由读取时钟寄存器判断。但由于依靠现象观测来推测参数指标，不仅测试效率低，而且在量产测试中容易出现误判。

发明内容

为此，本申请提供一种时钟测试方法、装置、量产测试方法及量产测试平台，以解决现有技术中测试效率低、容易出现误判的问题。

为了实现上述目的，本申请第一方面提供一种时钟测试方法，包括：

基于待测芯片产生的待测时钟获取时钟窗口，其中，所述时钟窗口的大小是预先设定的；

利用标准时钟对所述时钟窗口进行计数，获得累积时钟计数；其中，所述标准时钟的频率大于所述待测时钟的频率；

计算所述累积时钟计数与预设的时钟计数的差值，获得累积时钟差值；

比较所述累积时钟差值和预设的时钟阈值，并基于比较结果确定所述待测芯片的测试结果。

其中，所述利用标准时钟对所述时钟窗口进行计数，获得累积时钟计数，包括：

利用所述时钟窗口的高电平或低电平对所述时钟窗口进行计数。

其中，所述对所述累积时钟差和预设的时钟阈值进行比较，并基于比较结果确定所述待测芯片的测试结果之后，还包括：

存储所述测试结果，以供查询所述测试结果。

为了实现上述目的，本申请第二方面提供一种时钟测试装置，包括：

时钟发生器，用于基于待测芯片产生的待测时钟获取时钟窗口；其中，所述时钟窗口的大小是预先设定的；

时钟管理模块，用于产生标准时钟；其中，所述标准时钟的频率大于所述待测时钟的频率；

计数器，用于基于所述标准时钟对所述时钟窗口进行计数，获得累积时钟计数；

计算模块，用于计算所述累积时钟计数与标准时钟计数的差值，获得累积时钟差值；

判断模块，用于将所述累积时钟差值与预设的时钟阈值进行比较，并基于比较结果确定所述待测芯片的测试结果。

其中，所述时钟管理模块为延迟锁定环或延迟锁相环。

为了实现上述目的，本申请第三方面提供一种测试平台，包括时钟测试装置，其中，所述时钟测试装置采用本申请提供的时钟测试装置。

其中，还包括：

时钟分配器，用于对待测芯片产生的待测时钟进行分配，获得第一路待测时钟和第二路待测时钟；