[发明专利]一种提取CMOS器件中迁移率和源漏极串联电阻的方法

说明书

本发明公开一种提取CMOS器件中迁移率和源漏极串联电阻的方法，首先测量得到一个初始CMOS器件的I_d‑V_gs曲线，求出g_m，V_T，θ，和β₀。对器件施加一段时间的HCI应力，测量得到退化后的I_d‑V_gs曲线，求出对应参数和有效场效应迁移率的变化量：然后利用不同时间的HCI退化，得到θ‑β₀的曲线，最后直线拟合后得到θ₀参数和R_SD的值，本发明结合CMOS器件传输特征和HCI退化效应，来提取有效场效应迁移率变化量和源/漏极串联电阻，适用于HCI应力下的参数提取。

技术领域

本发明属于纳米CMOS器件测试技术，具体涉及一种提取CMOS器件中迁移率和源漏极串联电阻的方法。

背景技术

随着集成电路技术节点逐渐缩小到了纳米级，源极电阻和漏极电阻已经不能忽略，有效场效应迁移率(μ_eff)的提取变得更加困难。传统的迁移率与源/漏极串联电阻(R_SD)的计算方法需要测量一系列栅长器件，忽略不同栅长器件参数的变化会引入了很大的误差。

最近不断提出一些通过测量一个器件来计算器件参数的方法，其中一些需要估算有效沟道长度(L_eff)、有效沟道宽度(W_eff)、氧化层电容(C_OX)等参数，依然引入较大误差。为避免这些误差，研究发现可以结合RTN(Random Telegraph Noise)或者NBTI(NegativeBias Temperature Instability)应力提取有效场效应迁移率，但是这些方法并不适用于所有CMOS器件的应力条件，尤其是热载流子注入效应(Hot Carrier Injection，HCI)。

如何在HCI应力下正确提取有效场效应迁移率和源/漏极串联电阻仍然是一个严峻的挑战。

发明内容

发明目的：本发明的目的在于解决现有技术中存在的不足，提供一种提取 CMOS器件中迁移率和源漏极串联电阻的方法，本发明结合CMOS器件传输特征和 HCI退化效应，来提取有效场效应迁移率变化量和源/漏极串联电阻，适用于HCI 应力下的参数提取。

技术方案：本发明的一种提取CMOS器件中迁移率和源漏极串联电阻的方法，包括以下步骤：

步骤S1、对某CMOS器件，使其源极和衬底接地测量该CMOS器件的初始 I_d-V_gs曲线，求出此时的跨导g_m，利用最大跨导处线性外推方法计算出该CMOS 器件的初始阈值电压V_T，计算得到迁移率退化因子θ和β₀；

其中，I_d是指该CMOS器件的初始漏极电流值，V_gs是指该CMOS器件的初始栅极电压，V_ds是指该CMOS器件的初始漏极电压；

步骤S2、对上述CMOS器件，施加t时间段t最严重HCI退化条件下的HCI 应力，该纳米CMOS器件的Si/SiO₂界面产生界面态；使其源极和衬底接地，在 t时间段内分别测量多个时刻的HCI应力时间后的I_d′-V_gs′曲线，并求得对应的垮导、阈值电压、迁移率退化因子和零场迁移率下的增益因子(即：g_m′，V_T′，θ′与β₀′)；

步骤S3、计算得到步骤S2中t时间内各时刻HCI应力时间下对应于步骤 S1的有效场效应迁移率变化量δμ_eff；