[发明专利]一种精密恒流源电路有效
申请号: | 202110265917.4 | 申请日: | 2021-03-11 |
公开(公告)号: | CN113050742B | 公开(公告)日: | 2022-07-29 |
发明(设计)人: | 杨青慧;刘国超;王明;肖伟;樊鑫安;张钰;张怀武 | 申请(专利权)人: | 电子科技大学 |
主分类号: | G05F1/567 | 分类号: | G05F1/567 |
代理公司: | 电子科技大学专利中心 51203 | 代理人: | 吴姗霖 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 精密 恒流源 电路 | ||
1.一种精密恒流源电路,其特征在于,包括:
一个具有升降压功能的升降压电源芯片;
一个电源输入滤波电容,所述电源输入滤波电容与升降压电源芯片的输入端和共地端相连;
一个分压电阻,所述分压电阻的第一输入端和第二输入端分别与升降压电源芯片的输出端和反馈端相连;
反馈电路,包括一个采样电阻和一个运放,所述采样电阻的一端与升降压电源芯片的输出端相连,另一端与电源输出滤波电容相连;所述运放的第一输入端和第二输入端分别与采样电阻的两端相连;
一个电源输出滤波电容,所述电源输出滤波电容的一端与采样电阻相连,另一端与共地端相连;
一个负载,所述负载的一端与采样电阻相连,另一端与共地端相连;
一个内部具有ADC模块的微处理器,所述微处理器的模拟输入引脚与运放的输出端相连;
一个数字电位器,所述数字电位器的第一输入端与分压电阻的第二输入端相连,所述数字电位器的第二输入端与共地端相连;所述数字电位器的控制时钟端与微处理器的控制时钟端相连,所述数字电位器的控制数据端与微处理器的控制数据端相连;
初始上电后,在微处理器中预设所需要的初始电流值IOSET和所允许的误差值Δ,并将初始电流值IOSET转化为数字电位器所对应的电阻值,并传送给数字电位器R2,数字电位器根据接收到的数据,改变自身的电阻值;
调整数字电位器的电阻至R20,升降压电源芯片根据分压电阻R1和数字电位器R20的比值得到输出电压VOUT,产生的电流IO流经采样电阻R3和负载RS,然后通过运放U2采集采样电阻R3两端电压并放大后,传输至具有ADC模块的微处理器U3,传输的电压信号用VO表示;微处理器U3将电压VO转化为所对应的电流值IO,通过微处理器U3将IO和IOSET进行比较,当两者之差的绝对值小于预设的Δ值时,表明设置的电流值和实际电流值满足精度要求;
当两者之差的绝对值大于预设的Δ值时,表明设置的电流值和实际电流值不满足精度要求,此时,若IOIOSET,表明实际电流值大于设置的电流值,则通过微处理器U3发送数据给数字电位器R2,通过增大R2的电阻值,降低输出电压VOUT,进而减小IO,直到满足|IO-IOSET|Δ;如果IOIOSET,表明实际电流值小于设置的电流值,则通过微处理器发送数据给数字电位器R2,通过减小R2的电阻值,增大输出电压VOUT,进而增大IO,直到满足|IO-IOSET|Δ。
2.根据权利要求1所述的精密恒流源电路,其特征在于,所述微处理器内部具有ADC模块,采集运放所产生的模拟电压,同时与数字电位器进行串行通信控制。
3.根据权利要求1所述的精密恒流源电路,其特征在于,所述运放对采样电阻所产生的模拟电压放大,使其输出电压在微处理器ADC模块所允许的范围内。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110265917.4/1.html,转载请声明来源钻瓜专利网。