[发明专利]数字集成电路的扫描链测试方法、系统及数字集成电路

权利要求书

1.一种数字集成电路的扫描链测试方法，其特征在于，包括：

将切换向量和输入数据向量中的数据进行交叉排列，得到组合向量；

根据所述组合向量生成相应的组合信号；

在所述数字集成电路中将所述组合信号分离为切换信号和输入数据信号；

利用所述切换信号、所述输入数据信号和系统时钟对所述数字集成电路进行扫描链测试，得到所述数字集成电路实际的输出信号；

对理论的输出数据向量和所述实际的输出信号进行对比，得到扫描链测试结果。

2.根据权利要求1所述的扫描链测试方法，其特征在于，根据所述组合向量生成相应的组合信号，包括：

按照所述组合向量中的0对应宽度等于所述系统时钟的一半周期的低电平，1对应宽度为所述系统时钟的一半周期的高电平，生成所述组合信号；

在所述数字集成电路中将所述组合信号分离为切换信号和输入数据信号，包括：

将所述组合信号作为所述数字集成电路中下降沿触发的触发器的输入信号，并将所述系统时钟作为所述下降沿触发的触发器的输入时钟，得到的所述下降沿触发的触发器的输出信号为所述切换信号和输入数据信号中的一个信号，所述组合信号为所述切换信号和输入数据信号中的另一个信号。

3.根据权利要求1所述的扫描链测试方法，其特征在于，根据所述组合向量生成相应的组合信号，包括：

按照所述组合向量中的0对应宽度为所述系统时钟的一个周期的低电平，1对应宽度为所述系统时钟的一个周期的高电平，生成所述组合信号；

在所述数字集成电路中将所述组合信号分离为切换信号和输入数据信号，包括：

利用所述数字集成电路的扫描逻辑电路将所述组合信号中与系统时钟的奇数周期和偶数周期对应的部分进行分离，得到切换信号和输入数据信号。

4.一种数字集成电路的扫描链测试系统，其特征在于，包括：MCU和所述数字集成电路；

所述MCU，用于将切换向量和输入数据向量中的数据进行交叉排列，得到组合向量；

所述MCU，还用于根据所述组合向量生成相应的组合信号；

所述数字集成电路，用于将所述组合信号分离为切换信号和输入数据信号；

所述数字集成电路，还用于利用所述切换信号、所述输入数据信号和系统时钟进行扫描链测试，得到实际的输出信号并进行输出；

所述MCU，还用于对理论的输出数据向量和所述数字集成电路实际的输出信号进行对比，得到扫描链测试结果。

5.根据权利要求4所述的扫描链测试系统，其特征在于，所述MCU，具体用于：

按照所述组合向量中的0对应宽度等于所述系统时钟的一半周期的低电平，1对应宽度为所述系统时钟的一半周期的高电平，生成所述组合信号；

所述数字集成电路包括扫描逻辑电路，所述扫描逻辑电路包括下降沿触发的触发器，将所述组合信号作为所述下降沿触发的触发器的输入信号，并将所述系统时钟作为所述下降沿触发的触发器的输入时钟，所述下降沿触发的触发器的输出信号为所述切换信号和输入数据信号中的一个信号，所述组合信号为所述切换信号和输入数据信号中的另一个信号。

6.根据权利要求5所述的扫描链测试系统，其特征在于，所述MCU，具体用于：

按照所述组合向量中的0对应宽度为所述系统时钟的一个周期的低电平，1对应宽度为所述系统时钟的一个周期的高电平，生成所述组合信号；

所述扫描逻辑电路还包括分离电路，所述分离电路，具体用于：

将所述组合信号中与系统时钟的奇数周期和偶数周期对应的部分进行分离，得到切换信号和输入数据信号。