[发明专利]一种多层逻辑画面生成方法及其装置

权利要求书

1.一种多层逻辑画面生成方法，其特征在于，包括以下步骤：

S1.上位机编辑图像并同步进行图像预览，生成参数文件后传送给ARM；

S2. ARM读取参数文件，将绘图参数和绘图区域发送给FPGA；

S3. FPGA根据绘图参数进行图像绘制，并将图像写入目标内存地址；

S4.当FPGA完成一层画面绘图后给ARM发送反馈信息，通知ARM继续读取参数文件内容并传输下一层画面的信息，并重复步骤S2；

S5.多次操作绘制多层逻辑画面，直到参数文件内没有剩余内容，该画面完全绘制完成，ARM发送命令通知FPGA切换显示的帧地址为刚才写入的目标内存地址，显示已绘制的内容到显示面板。

2.根据权利要求1所述的多层逻辑画面生成方法，其特征在于，所述步骤S2具体还包括：

S21.ARM读取参数文件，根据图像分辨率将比例信息转换为具体坐标信息，并将坐标信息传送给FPGA；

S22.ARM将逻辑画面的绘图参数传送给FPGA，绘图参数包括边框信息、目标图像内存地址、分辨率。

3.根据权利要求1所述的多层逻辑画面生成方法，其特征在于，所述步骤S3具体包括：

S31.命令管理模块接收来自ARM的命令，将绘图参数发送给绘图内存地址与像素坐标产生模块；

S32.绘图内存地址与像素坐标产生模块根据绘图参数中的分辨率、图层起始坐标、图层长宽，产生内存地址和对应地址的图像X坐标和Y坐标，传递给逻辑画面产生模块和图层外框产生模块；

S33.图层外框产生模块产生图像外框，图像外框内部显示逻辑画面，外框外部显示下层画面；

S34.逻辑画面产生模块根据像素的X、Y坐标，计算并绘制逻辑画面；

S35. 逻辑画面产生模块、绘图内存地址与像素坐标产生模块，两者同步输出到内存访问仲裁模块，并由内存访问仲裁模块将画面写入目标内存地址。

4.根据权利要求3所述的多层逻辑画面生成方法，其特征在于，所述步骤S32具体包括：

坐标和内存地址的产生：绘图内存地址与像素坐标产生模块根据ARM传送的帧地址和分辨率信息，产生一个累加的X坐标和Y坐标，直到坐标累加到水平或垂直分辨率值后清零重新开始计数；坐标每清零一次，内存地址累加一层。

5.根据权利要求3所述的多层逻辑画面生成方法，其特征在于，所述步骤S33具体包括：根据外框的形状判断像素点在外框内部或在外框外部：

S331.矩形外框判断：根据图像的X、Y坐标位置和参数中的起始地址X₀、Y₀，矩形长度H，高度V来判断，当XX₀、XX₀+H、YY₀、YY₀+V这四个条件都满足时，判断该坐标在矩形外框内，否则该坐标在矩形外框外部；

S332.圆形外框判断：根据圆心坐标X₀、Y₀，圆半径R，图像的X、Y坐标位置；当(X-X₀)²+(Y-Y₀)² R²时，判断该坐标在圆形外框内，否则在圆形外框外。

6.根据权利要求3所述的多层逻辑画面生成方法，其特征在于，所述步骤S34中，逻辑画面的画面类型包括：渐变画面、纯色画面、flick画面、棋盘格画面。