[发明专利]时钟数据恢复电路及时钟数据恢复方法

权利要求书

1.一种时钟数据恢复电路，其特征在于，包括：

时间延迟环路，所述时间延迟环路用于根据时钟信号的相位将输入数据进行延时以实现相位对齐；

频率锁定环路，与所述时间延迟环路连接，用于根据延时后的输入数据调整时钟信号的频率，以使时钟信号的频率与输入数据的频率一致；

解串器，分别连接所述时间延迟环路和所述频率锁定环路，用于根据时钟信号对输入数据进行解串。

2.根据权利要求1所述的一种时钟数据恢复电路，其特征在于，所述时间延迟环路包括依次连接的数控延迟单元、鉴相器、第一降频器和第一累加器，所述第一累加器的输出端连接至所述数控延迟单元，所述鉴相器用于将时钟信号和输入数据进行相位比较，所述数控延迟单元用于根据相位比较的结果对输入数据进行延时，所述数控延迟单元的输出端还连接至所述解串器以输出延时后的输入数据。

3.根据权利要求2所述的一种时钟数据恢复电路，其特征在于，所述频率锁定环路包括依次连接的鉴频器、第二降频器、第二累加器和数控振荡器，所述数控振荡器分别输出时钟信号至所述所述鉴相器、所述鉴频器和所述解串器，所述数控延迟单元的输出端还连接至所述鉴频器以输出延时后的输入数据。

4.根据权利要求3所述的一种时钟数据恢复电路，其特征在于，还包括脉冲发生器，所述脉冲发生器的输出端连接至所述数控振荡器以输出相位置零脉冲，所述数控振荡器根据接收到的相位置零脉冲对输出的时钟信号进行相位置零。

5.根据权利要求4所述的一种时钟数据恢复电路，其特征在于，所述脉冲发生器设置有用于接收输入数据的输入端，以根据输入数据的上升沿产生相位置零脉冲。

6.根据权利要求4所述的一种时钟数据恢复电路，其特征在于，所述脉冲发生器连接至所述鉴相器，以触发所述鉴相器对时钟信号和输入数据进行相位比较。

7.根据权利要求4所述的一种时钟数据恢复电路，其特征在于，所述脉冲发生器连接至所述鉴频器，以触发所述鉴频器对时钟信号和延时后的输入数据进行频率判定。

8.一种时钟数据恢复方法，应用于时钟数据恢复电路，所述时钟数据恢复电路包括时间延迟环路、频率锁定环路和解串器，所述时间延迟环路连接所述频率锁定环路，所述解串器分别连接所述时间延迟环路和所述频率锁定环路，其特征在于，所述方法包括：

所述时间延迟环路根据时钟信号的相位将输入数据进行延时以实现相位对齐；

所述频率锁定环路根据延时后的输入数据调整时钟信号的频率，以使时钟信号的频率与输入数据的频率一致；

所述解串器根据时钟信号对输入数据进行解串。

9.根据权利要求8所述的一种时钟数据恢复方法，其特征在于，所述时间延迟环路包括依次连接的数控延迟单元、鉴相器、第一降频器和第一累加器，所述第一累加器的输出端连接至所述数控延迟单元，所述数控延迟单元的输出端连接至所述解串器；

所述时间延迟环路根据时钟信号的相位将输入数据进行延时以实现相位对齐，包括：

所述鉴相器将时钟信号和输入数据进行相位比较；

所述数控延迟单元根据相位比较的结果对输入数据进行延时以实现相位对齐。

10.根据权利要求9所述的一种时钟数据恢复方法，其特征在于，所述频率锁定环路包括依次连接的鉴频器、第二降频器、第二累加器和数控振荡器，所述数控振荡器分别连接所述所述鉴相器、所述鉴频器和所述解串器，所述数控延迟单元的输出端还连接至所述鉴频器；

所述频率锁定环路根据延时后的输入数据调整时钟信号的频率，以使时钟信号的频率与输入数据的频率一致，包括：

所述数控延迟单元输出延时后的输入数据至所述鉴频器；

所述鉴频器对时钟信号和延时后的输入数据进行频率判定；

所述数控振荡器根据频率判定的相位差调整时钟信号的频率。