[发明专利]放电控制电路和电流源电路

说明书

本发明提供一种放电控制电路和电流源电路。放电控制电路能够容易地变更延迟电路的延迟时间，由此接通/断开的控制顺序的自由度高。放电控制电路具有：多个放电元件(M11～M1n、M21～M2n)；以及多个逻辑电路(11A、11B)，其通过从外部输入的控制信号(CE)分别控制所述多个放电元件的接通、断开，所述放电控制电路构成为根据所述多个放电元件为接通状态，从对应的端子抽出电荷，所述放电控制电路构成为，具有使所述多个逻辑电路中的任一个逻辑电路的输出信号延迟的1个或2个以上的延迟电路(13)，由所述延迟电路延迟后的信号输入到其他逻辑电路，通过1个控制信号以规定的顺序控制所述多个放电元件。

技术领域

本发明涉及具有放电用的元件的放电控制电路和电流源电路。

背景技术

在需要多个电源的CPU(微处理器)、SoC(片上系统(system on chip))、系统LSI等设备中，有时规定了接通/断开的顺序(sequence)。例如，在使用I/O用和核心(core)用的2个电源(调节器)的CPU的情况下，2个电源的电位一般是I/O用电源＞芯用电源的关系。在这样的设备、系统中，若I/O用电源与芯用电源的电位关系反转，则成为核心的CPU内部的寄生元件会接通而导致破坏。因此，在使用多个电源的设备中，需要对接通/断开时的顺序赋予制约。这里，由于接通时的上升时间由电源IC的能力决定，因此容易控制顺序，但断开时的顺序因电源IC的负载能力和负载电阻而决定放电时间，因此难以控制。

以往，在上述那样的设备、系统中，在控制断开时的顺序的情况下，通过分立部件(逆变器、FET、电阻等)构成放电(discharge)电路，在电源的供给停止(调节器断开)时，通过2个控制信号首先使核心用电源放电，之后使I/O用电源放电。

另一方面，作为与能够通过1个控制信号控制多个电源或者供给电压的断开顺序，并且能够容易地变更放电时间的放电用半导体集成电路相关的发明，例如提出了专利文献1所记载的发明。

此外，在接通/断开时的顺序控制中，需要规定延迟时间的延迟电路，但这样的延迟电路能够由组合了恒流源、电容器和开关元件的电路、组合了振荡器(时钟生成电路)和计数器电路的电路构成。作为与设置了用于规定接通/断开时的顺序控制中的延迟时间的延迟电路的电源控制用半导体集成电路相关的发明，例如有专利文献2所记载的发明。

现有技术文献

专利文献1：日本特开2020-3913号公报

专利文献2：日本特开2003-51740号公报

专利文献3：日本特开平05-235661号公报

专利文献4：日本特开2011-150675号公报

在专利文献2所公开的电源控制用半导体集成电路中，构成延迟电路的电容内置于电路中，在半导体制造时间点决定延迟时间。此外，构成延迟电路的电流源的电流比也在半导体制造时间点决定，是固定的。因此，从控制输入的变化到一方的输出信号的变化为止的延迟时间、与到另一方的输出信号的变化为止的延迟时间的比是固定的，因此，存在无法自由地设定接通/断开的控制顺序这样的课题。此外，在专利文献2所公开的电路中使用的电流源电路在电源电压变动时电流值发生变化，因此，存在延迟时间具有电源电压依赖性的课题。

另外，在使恒流源内置于半导体集成电路的情况下，期望是温度补偿后的电路，以使电流不会因周围温度而变化。作为与温度补偿后的电流源电路相关的发明，例如有专利文献3、4所公开的发明。

发明内容

本发明是着眼于上述那样的课题而完成的，其目的在于提供一种放电控制电路，能够使供给至负载的多个电源电压的电位关系不反转。

本发明的另一目的在于提供一种放电控制电路，能够容易地变更延迟电路的延迟时间，由此接通/断开的控制顺序的自由度高。