[发明专利]处理器系统在审
| 申请号: | 202110213686.2 | 申请日: | 2021-02-25 |
| 公开(公告)号: | CN113377286A | 公开(公告)日: | 2021-09-10 |
| 发明(设计)人: | 尼古拉斯·科隆维尔 | 申请(专利权)人: | 恩智浦美国有限公司 |
| 主分类号: | G06F3/06 | 分类号: | G06F3/06;G06F11/14 |
| 代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 庄锦军 |
| 地址: | 美国德*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 处理器 系统 | ||
1.一种处理器系统,其特征在于,包括:
中央处理单元CPU,所述CPU包括用于存储堆栈指针值的寄存器;
随机存取存储器RAM,所述RAM耦合到所述CPU且具有第一RAM区和第二RAM区;
非易失性存储器,所述非易失性存储器耦合到所述CPU且具有被配置成存储能由所述CPU执行的指令的第一非易失性存储器区以及被配置成存储包括程序上下文数据的RAM图像的第二非易失性存储器区;并且其中
所述处理器系统被配置成具有不保留所述RAM数据值的第一操作模式和所述RAM通电的第二操作模式,且另外被配置成通过以下操作从所述第一操作模式改变为所述第二操作模式:
对所述RAM施加电力,将所述堆栈指针值设定为所述第二RAM区中的地址,将所述程序上下文数据从所述第二非易失性存储器区复制到所述第一RAM区,以及将所述堆栈指针值设定为所述第一RAM区的片段内的地址。
2.根据权利要求1所述的处理器系统,其特征在于,在所述第一操作模式下,所述RAM断电或复位。
3.根据权利要求1或2所述的处理器系统,其特征在于,所述RAM图像另外包括标头数据和尾部数据。
4.根据权利要求3所述的处理器系统,其特征在于,另外被配置成将所述尾部数据复制到所述第一RAM区。
5.根据权利要求3所述的处理器系统,其特征在于,所述标头数据包括魔法值、RAM图像大小值、RAM图像起始地址和校验和,并且所述尾部数据包括传送结束标志。
6.根据权利要求1或2所述的处理器系统,其特征在于,另外包括耦合到所述CPU的通信接口,并且其中所述RAM图像另外包括硬件配置参数,所述硬件配置参数包括CPU寄存器值、外围寄存器值和通信参数值中的至少一个。
7.根据权利要求6所述的处理器系统,其特征在于,所述硬件配置参数在所述程序上下文数据之前被复制到所述RAM。
8.根据权利要求7所述的处理器系统,其特征在于,所述CPU被配置成在所述程序上下文数据的至少部分被复制的同时,用所述硬件配置参数更新硬件外围装置和收发器。
9.根据权利要求1或2所述的处理器系统,其特征在于,另外被配置成将堆栈指针设定为所述第二RAM区中的地址,且将RAM图像数据从所述第一RAM区复制到所述第二非易失性存储器区。
10.一种将处理器系统从不保留随机存取存储器RAM数据值的第一操作模式改变为第二操作模式的方法,其特征在于,所述处理器系统包括:中央处理单元CPU,所述CPU包括堆栈指针寄存器;非易失性存储器,所述非易失性存储器耦合到所述处理器且具有被配置成存储能由所述CPU执行的指令的第一非易失性存储器区以及被配置成存储包括程序上下文数据的RAM图像的第二非易失性存储器区;RAM,所述RAM耦合到所述CPU,所述RAM具有第一RAM区和第二RAM区;所述方法包括:
使RAM通电,将堆栈指针值设定为作为堆栈的所述第二RAM区中的地址,将所述RAM图像从所述非易失性存储器第二区复制到所述第一RAM区,以及将所述堆栈指针值设定为所述第一RAM区的片段内的地址。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恩智浦美国有限公司,未经恩智浦美国有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110213686.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体存储器件
- 下一篇:背光单元和包括该背光单元的显示装置





