[发明专利]一种基于抖动注入和负阻升压的晶体振荡器

说明书

本发明公开了一种基于抖动注入和负阻升压的晶体振荡器，包括高斯型脉冲注入振荡器输出时钟信号至状态机，状态机的输出使能信号分别激活高斯型脉冲注入振荡器和负阻升压模块，输入信号分别接入状态机FSM和皮尔斯振荡器，状态机产生频率调谐字用于调节高斯型脉冲注入振荡器的振荡频率，振荡频率集中在晶体振荡器的谐振频率上，高斯型脉冲注入振荡器和皮尔斯振荡器输出起振信号至晶体振荡器。本发明将注入信号的能量集中在晶体的谐振频率上同时保持注入信号和晶体振荡器之间频率偏移的稳定性，由反相器单元组成的负阻升压模块进一步减少启动时间，在保证快速启动晶体振荡器的前提下，也具备低功耗的优点，具有广泛的实用价值。

技术领域

本发明涉及晶体振荡器领域，具体涉及一种基于抖动注入和负阻升压的晶体振荡器。

背景技术

随着物联网技术的迅猛发展，可穿戴设备、传感器节点等被广泛的运用于军事、生物医学和环境检测等各个领域中。这些设备和传感器节点一般采用电池供电，由于受到设备尺寸大小和电池技术的约束，为了降低这类芯片的功耗，系统往往周期性工作，并且长时间处于睡眠模式，仅当需要传输或者接收数据时才会进行唤醒，其中包括芯片的时钟电路。晶体振荡器因为稳定的频率特性，常作为芯片的时钟源，但晶体振荡器稳定起振需要数百微秒的时间，这段时间内芯片处于上电等待状态。起振时间越长，等待状态浪费的能耗越大。在整个系统中，晶体振荡器的启动时间主导了整个系统的延时，最后导致循环周期内能耗的增加，这会显著降低循环周期的能效比。综上所述，实现减少晶体振荡器的启动时间具有重要意义。

近几年来，针对快速启动的晶体振荡器已经有不少的研究。通过选择有利于短启动时间的晶体谐振器参数可以降低晶振的启动时间，但这会对晶振稳定振荡性能产生不利影响。例如，具有较低品质因数的晶体将具有较小的启动时间，但会降低晶振的频率稳定性和相位噪声性能。采用恒定频率注入能量来有效地加速晶体振荡器起振，要求环形振荡器的频率必须和晶振的频率一致，且必须不受PVT的影响。但众所周知环形振荡器的振荡频率非常容易受到PVT的影响，因此需要花费很大的代价来设计一个不受PVT影响的环形振荡器，导致电路面积很大。通过CI(Chirp-Injection)的方法，改善了注入振荡器需要进行修调的缺点。在起振阶段，CI会产生一个CI信号，该信号将频率从高频扫描到低频，在该频率范围内，CI信号相当于一个大带宽信号，用于覆盖由于工艺以及电源电压、温度引起的频率变化。当注入频率和晶体振荡器的频率相匹配时，CI瞬间对晶体进行充电，但是在CI阶段会造成大量能量的浪费。

发明内容

发明目的：本发明的目的是提供一种基于抖动注入和负阻升压的晶体振荡器，实现晶体振荡器的快速启动，降低系统功耗以及晶体振荡器相位噪声。

技术方案：一种基于抖动注入和负阻升压的晶体振荡器，包括高斯型脉冲注入振荡器、皮尔斯振荡器、负阻升压模块和状态机FSM，高斯型脉冲注入振荡器输出时钟信号至状态机，状态机的输出使能信号分别激活高斯型脉冲注入振荡器和负阻升压模块，输入信号分别接入状态机FSM和皮尔斯振荡器，状态机产生频率调谐字用于调节高斯型脉冲注入振荡器的振荡频率，振荡频率集中在晶体振荡器的谐振频率上，高斯型脉冲注入振荡器和皮尔斯振荡器输出起振信号至晶体振荡器。

优选地，高斯型脉冲注入振荡器包括：第四PMOS晶体管M_p4的栅极分别与第五PMOS晶体管M_p5、第六PMOS晶体管M_p6、第七PMOS晶体管M_p7、第八PMOS晶体管M_p8的栅极相连，第四PMOS晶体管M_p4、第五PMOS晶体管M_p5、第六PMOS晶体管M_p6、第七PMOS晶体管M_p7、第八PMOS晶体管M_p8的源极均接电源Vdd；

第四PMOS晶体管M_p4的漏极与栅极相连，并与第二NMOS晶体管M_N2的漏极相连，第二NMOS晶体管由状态机生成的10位频率调谐字控制；