[发明专利]一种基于FPGA云的图像处理硬件逻辑HDL模块的线上验证方法

说明书

本发明公开了基于FPGA云的图像处理硬件逻辑HDL模块的线上验证方法，使得开发人员能够在无需关注底层硬件具体实现方式下，专注于开发和验证所需算法。本发明针对现有FPGA项目开发难度大、周期长的特点，利用在远程服务器平台下外挂FPGA的方式提出了一套图像处理线上验证方法。这种方法能够帮助用户快速搭建自己的图像算法验证平台，通过实现外界与FPGA之间的通信接口和数据转换协议，并且利用统一的协议来封装接口的方式来降低用户开发的难度和缩短开发的时间。这样只需要明确对外的接口时序，而不必让开发人员了解底层硬件的实现方式，从而大大加快了开发速度。

技术领域

本发明属于线上验证技术领域，涉及一种基于FPGA云的图像处理硬件逻辑HDL模块的线上验证方法。

背景技术

目前，在FPGA上进行算法项目开发面临着周期长、成本高、难度大的特点。FPGA的开发人员不仅需要了解底层硬件的实现方式，熟悉相关接口的传输协议，还需要设计和开发相对应的算法以满足项目的需求。因此接口开发人员和算法开发人员在大型项目研发中常常都是必须，但由此增加的研发成本和研发周期是巨大的。本发明为解决上述问题提出了一种基于FPGA云的图像处理硬件逻辑HDL模块的线上验证方法，通过实现底层硬件通信接口，并封装为统一的逻辑接口给用户，从而帮助普通用户快速搭建算法验证平台，使用户能够专注于算法的设计而无需关注底层硬件的具体实现方式。

发明内容

本发明针对现有技术的不足，提供一种基于FPGA云的图像处理硬件逻辑HDL模块的线上验证方法。该方法利用在远程服务器下外挂FPGA的方式实现，本发明的技术方案为一种基于FPGA云的图像处理硬件逻辑HDL模块的线上验证方法，包括以下步骤：

S1，用户在远程客户端通过SSH(Secure Shell，安全外壳协议)的方式连接至云端，使用SFTP(Secret File Transfer Protocol，安全文件传输协议)将测试用图像文件与待测试图像处理硬件逻辑HDL设计文件提交至FPGA云服务器；

S2，向用户提供已实现的接口逻辑网表文件；

S3，通过脚本建立工程、编译代码，综合生成可下载的比特流文件；

S4，用户编译驱动方法，服务器主机向FPGA传输待测图像数据；待测图像数据发送完后，发送写数据完成信号，等待FPGA处理完成；服务器主机收到FPGA处理完成信号后，启动读数据；读数据完成后，将图像数据重新写回图片，并使用SFTP从服务器上下载图片到本地主机查看。

优选地，所述向用户提供已实现的接口逻辑网表文件，其中已实现的接口逻辑网表文件对应的逻辑接口模块包括图像数据传输模块和图像数据存储模块，图像数据存储模块包含写图像数据控制模块和读图像数据控制模块，分别控制存储单元的读写。

优选地，所述图像数据存储模块采用片外存储单元，包括DDR3和/或DDR4。

优选地，所述图像数据传输模块包括面向外部接口的PCIe接口和面向用户逻辑模块的用户逻辑接口，其中PCIe接口利用AXI4/Avalon进行访问，用户逻辑接口采用数据包传输协议，包括xx_sop代表数据包起始信号，xx_eop代表数据包结束信号，xx_vld代表数据有效信号和xx_data代表图像数据。

优选地，所述通过脚本建立工程、编译代码，综合生成可下载的比特流文件，包括以下步骤：

S31，将用户的顶层模块usr_top通过局部综合的方式生成用户逻辑网表文件；

S32，将用户逻辑网表文件和已实现的接口逻辑网表文件进行验证，验证自定义用户逻辑接口信号是否匹配提前实现的接口逻辑模块内的信号；

S33，将用户逻辑网表文件和已实现的接口逻辑网表文件进行联合布局、布线生成比特流文件，再使用布局和布线工具生成可下载的比特流文件。

优选地，所述脚本包括：