[发明专利]应用于图像传感器领域的高速单斜坡模数转换器

说明书

本发明涉及模数转换器，为提出一种模拟‑数字和时间‑数字转换结合的混合模数转换器结构。在保证SSADC功耗低、面积小、结构简单的前提下显著提高SSADC的转换速率，本发明，应用于图像传感器领域的高速单斜坡模数转换器，差分斜坡发生器输出两个全差分斜坡信号V_ramp+和V_ramp‑，其中待量化输入信号V_sig+通过开关S1连接至电容C1的左极板上，V_sig‑通过开关S2连接至电容C2的左极板上；电容C1的右极板连接至比较器的输入端V_in+，电容C2的右极板连接至比较器的输入端Vin‑；差分斜坡信号V_ramp+连接至电容C3的左极板上。本发明主要应用于模数转换器设计制造场合。

技术领域

本发明涉及模数转换器，具体涉及应用于图像传感器领域的高速单斜坡模数转换器。

背景技术

模数转换器(Analog-to-Digital Converter,ADC)作为互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)图像传感器的重要组成部分，其性能的优劣往往直接决定了图像传感器的成像质量，目前，ADC主要有三种集成方法，分别为芯片级ADC、列并行ADC和像素级ADC。

在高速图像传感器等应用中，对ADC速度的要求显得更为迫切，考虑到面积速度功耗的折衷，列级ADC应用最为广泛，而在列级ADC当中，主要有三种常见的ADC，分别是渐次逼近ADC(SAR-ADC)、循环AD(Cyclic ADC)和单斜ADC(SSADC)。其中，SAR-ADC需要较大的面积，Cyclic ADC需要精度很高的运算放大器，功耗较高。SSADC相比之下具有列级电路功耗低、面积小、结构简单的特点，因此广泛应用在列级ADC架构当中。而且其列一致性相对于其他ADC更好，对于列级电路版图布局宽度要求低。然而其缺点就是，传统SSADC的转化速率相对较低，相比于其他的列级ADC，传统的SSADC明显受到参考时钟频率的制约。当精度为n位时，需要2ⁿ次个时钟周期，在参考时钟一定的前提下，转换时间随着量化精度呈指数性增长，难以在保证精度的同时提高转换速率。然而由于工艺，功耗等原因，参考时钟频率并不能随意的增加。针对此问题，现有技术方案包括分步式ADC，和多斜坡ADC。但是此技术存在以下问题，第一次量化的结果若在模拟域中储存，容易受到其他信号的干扰，另外由于各种非理性因素的影响，还需要采取额外的办法避免死区的出现，而且无论是分步式ADC还是多斜坡ADC，其对速度的提升都是线性提升，难以在保持结构简单的同时大幅提升其转换速率。

针对常规SSADC转换速率较低，而前述的分步式ADC，和多斜坡ADC对转换速率优化有限的缺点，提出一种列级SSADC+时间数字转换器(TDC)的量化方案，无需采用分步式结构。

发明内容