[发明专利]在设计自动化平台上进行电压规则检查的计算机实施方法

说明书

本发明提出了一种在设计自动化平台上进行电压规则检查的计算机实施方法，包含在一由电子设计自动化平台所生成的网表中或是一工艺设计套件的电路图中插入具有安全操作区域设定的虚拟元件及其模型，并设定该虚拟元件与该模型的参数，使得该虚拟元件不会对该网表或该电路图的原有电路造成影响、在该电子设计自动化平台上对该网表或该电路图进行安全操作区域检查、以及检视在该安全操作区域检查中由该虚拟元件与该模型所触发的违反该安全操作区域设定的警示讯息，以得知违反该安全操作区域设定的布局位置。

技术领域

本发明大体上与一种进行电压规则检查的计算机实施方法有关，更具体来说，其涉及藉由插入带有设定于元件模型的安全操作区域(safe operating area，SOA)设定的虚拟(pseudo)元件模型来执行特定电压规则检查的计算机实施方法。

背景技术

金属氧化物半导体(MOS)集成电路必须确保其设计没有违反特定的电性设计规则。例如，对于MOS元件而言，如果穿过栅氧化层的电压超过该栅氧化层所能承受的量值，其电荷转移行为将使该栅氧化层破裂，造成元件失效或不可靠。此现象称为栅氧化层崩溃。类似的电压崩溃现象也见于高、低电压域之间的导线，其绝缘层电压差的耐压上限。

同样地，如果从源极到漏极的电压或是漏极到源极的电压大到一个MOS元件的沟道无法承载，此过大的电流有可能会击穿沟道，造成电路失效，甚至因为过热损害到元件。这在沟道长度小与高压的元件设计中特别容易发生。另一种可能的失效是发生在当一个MOS元件的源极电压或漏极电压相对于其基板电压而言过大时，此时源极或漏极到基板的接面会崩溃，造成不预期错误的电路表现。

上述提到这些类型的问题可以藉由制定与遵循特定的高压电性设计规则来避免。随着集成电路的尺寸不断地缩小与晶体管密度不断地增加，电路设计师已转向使用自动化设计工具、布局工具以及检验工具来处理大量这类冗杂、易出错的工作。电路设计师通常采用市面上商用可得的电路仿真器软件，如SPICE(Simulation Program with IntegratedCircuit Emphasis，集成电路通用仿真程序)类的各种软件，来进行称为设计规范检验(design rule check，DRC)或是电性规范检验(electrical rule check，ERC)的操作，以试图开发出遵循电性设计规范的电路并完善其电路性能。为了确保所设计的电路遵循电性设计规则，业界希望能够在这类仿真中检测是否有违反高压设计规范的情况发生。

然而，现行这类仿真器软件并无法直观地实现后段布局绕线之间的电压规则检查，也无法简易地标记出属于不同电压域的金属线。由于网表(Netlist)各节点的电压和电流本身就是电路仿真器(circuit simulator)求解克希何夫电压和电流定律(KVL和KCL)方程组的输出值，也是输入值，这个迭代(iteration)过程无法在电路仿真之初就检查电压，亦无法检查到多个元件之间或是金属绕线之间的电压跨压值。如此，用户必须小心地监测晶体管的各个节点来验证其在各种情况下不会出现问题。此种缺点在分布大量高压节点的电路或快闪存储器架构中更为明显。

从前述的讨论可知，目前业界仍需要对现有电路仿真器的电压规则检查进行改良，以提供更完善的检测，符合实际设计需求。

发明内容

有鉴于上述已知技术的缺失，本发明特此提出了一种新颖的电压规则检查方法，其特点在于在可执行检查的网表或电路图中插入带有安全操作区域(safe operatingarea，SOA)设定的虚拟(pseudo)元件及其模型，以此来达到检查特定电路区段的电压规则的效果，进而克服已知技术无法标记或检查后段布局绕线之间或是不同电压域或电路区块之间的跨压的问题。