[发明专利]专用存储芯片的比特位翻转校验方法及存储系统在审
申请号: | 202110171618.4 | 申请日: | 2021-02-08 |
公开(公告)号: | CN114911646A | 公开(公告)日: | 2022-08-16 |
发明(设计)人: | 袁地;马东伟;张颖新;田俊龙;耿会娟;支涵斐;胡其成;甄华夏 | 申请(专利权)人: | 安阳师范学院 |
主分类号: | G06F11/10 | 分类号: | G06F11/10;G11C29/42 |
代理公司: | 南京北辰联和知识产权代理有限公司 32350 | 代理人: | 卫麟 |
地址: | 455000 河南*** | 国省代码: | 河南;41 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 专用 存储 芯片 比特 翻转 校验 方法 存储系统 | ||
1.一种专用存储芯片的比特位翻转校验方法,其特征在于,步骤包括:
在接收到待存储数据后,同时将所述待存储数据按照相同的存储规则同步存储至第一存储单元中和第二存储单元中;
在接收到数据调取指令后,执行以下步骤:
第一步,按照数据调取指令同步的从第一存储单元中读取对应于数据调取指令的第一存储数据,从第二存储单元中读取对应于数据调取指令的第二存储数据;
第二步,对读取到的所述第一存储数据和第二存储数据进行异或运算和编码校验,将其中编码校验正确的存储数据保存在输出缓存的第一地址段中,将其中编码校验错误的存储数据保存在输出缓存的第二地址段中;
第三步,根据异或运算所获得的异或结果矫正第二地址段中的存储数据;
第四步,在矫正后第二地址段中的数据与第一地址段不同时,输出第二地址段中的存储数据,否则输出第一地址段中的存储数据。
2.如权利要求1所述的专用存储芯片的比特位翻转校验方法,其特征在于,在接收到待存储数据后,具体按照以下步骤将所述待存储数据存储至第一、第二存储单元:
步骤c1,将待存储数据按照预设的单位长度L进行顺序拆分,获得若干数据段A1,A2,A3,…,An,其中n表示顺序拆分后数据段的编号;
步骤c2,按照校验间隔l对编号相差l的的各数据段进行异或,将异或所获得的校验位插入待存储数据中的第l位,其中,校验间隔l≥2;
步骤c3,按照固定的步长递增所述校验间隔l,重复步骤c2,直至l≥2,获得实际存储数据;
步骤c4,将按照步骤c3插入全部校验位后所获得的实际存储数据顺序存储至第一存储单元中和第二存储单元中。
3.如权利要求2所述的专用存储芯片的比特位翻转校验方法,其特征在于,第二步中,对读取到的所述第一存储数据和第二存储数据进行编码校验的具体步骤包括:
步骤d1,按照步骤c3中的各校验间隔l分别提取出第一存储数据和第二存储数据中的相应校验位,获得对应于第一存储数据的第一待校验数据和对应于第二存储数据的第二待校验数据;
步骤d2,将所述第一待校验数据按照预设的单位长度L进行顺序拆分,获得若干校验数据段B1,B2,B3,…,Bn,将所述第二待校验数据按照预设的单位长度L进行顺序拆分,获得若干验证数据段C1,C2,C3,…,Cn;
步骤d3,分别按照步骤d1中的各校验间隔l对编号相差l的的各校验数据段进行异或,比较异或所获得的校验值是否与第一存储数据中的第l位相同,若不同则将各校验数据段顺序保存在输出缓存的第二地址段中并将各验证数据段顺序保存在输出缓存的第一地址段中;否则,将各校验数据段顺序保存在输出缓存的第一地址段中并将各验证数据段顺序保存在输出缓存的第二地址段中。
4.如权利要求1-3所述的专用存储芯片的比特位翻转校验方法,其特征在于,第三步中,根据异或运算所获得的异或结果矫正第二地址段中的存储数据的具体步骤包括:
将异或运算所获得的异或结果逐位与第二地址段中的存储数据进行异或运算。
5.一种存储系统,其特征在于,包括:
第一存储单元,用于按照存储规则存储待存储数据;
第二存储单元,用于按照与第一存储单元相同的存储规则,与第一存储单元同步的存储待存储数据;
异或单元,用于接收按照数据调取指令从第一存储单元中读取的第一存储数据以及从第二存储单元中读取的第二存储指令,并对所述第一存储数据和第二存储数据进行异或运算;
编码校验单元,用于对异或单元所接收的第一存储数据和第二存储数据进行编码校验;
输出缓存,其连接所述编码校验单元,其内部设置有两个用于存储数据的相互分隔的地址段,用于将编码校验正确的存储数据保存在其中的第一地址段中,将编码校验错误的存储数据保存在输出缓存的第二地址段中;
输出接口,用于根据异或单元异或运算所获得的异或结果矫正第二地址段中的存储数据,在矫正后第二地址段中的数据与第一地址段不同时,输出第二地址段中的存储数据,否则输出第一地址段中的存储数据。
6.如权利要求5所述的存储系统,其特征在于,所述第一存储单元和第二存储单元还连接有存储数据处理单元,用于按照以下步骤将待存储数据存储至所述第一存储单元和第二存储单元中:
步骤c1,将待存储数据按照预设的单位长度L进行顺序拆分,获得若干数据段A1,A2,A3,…,An,其中n表示顺序拆分后数据段的编号;
步骤c2,按照校验间隔l对编号相差l的的各数据段进行异或,将异或所获得的校验位插入待存储数据中的第l位,其中,校验间隔l≥2;
步骤c3,按照固定的步长递增所述校验间隔l,重复步骤c2,直至l≥2,获得实际存储数据;
步骤c4,将按照步骤c3插入全部校验位后所获得的实际存储数据顺序存储至第一存储单元中和第二存储单元中
如权利要求6所述的存储系统,其特征在于,所述编码校验单元,具体按照以下步骤对异或单元所接收的第一存储数据和第二存储数据进行编码校验:
步骤d1,按照步骤c3中的各校验间隔l分别提取出第一存储数据和第二存储数据中的相应校验位,获得对应于第一存储数据的第一待校验数据和对应于第二存储数据的第二待校验数据;
步骤d2,将所述第一待校验数据按照预设的单位长度L进行顺序拆分,获得若干校验数据段B1,B2,B3,…,Bn,将所述第二待校验数据按照预设的单位长度L进行顺序拆分,获得若干验证数据段C1,C2,C3,…,Cn;
步骤d3,分别按照步骤d1中的各校验间隔l对编号相差l的的各校验数据段进行异或,比较异或所获得的校验值是否与第一存储数据中的第l位相同,若不同则将各校验数据段顺序保存在输出缓存的第二地址段中并将各验证数据段顺序保存在输出缓存的第一地址段中;否则,将各校验数据段顺序保存在输出缓存的第一地址段中并将各验证数据段顺序保存在输出缓存的第二地址段中
如权利要求6所述的存储系统,其特征在于,所述输出接口,具体按照以下步骤根据异或单元异或运算所获得的异或结果矫正第二地址段中的存储数据:将异或运算所获得的异或结果逐位与第二地址段中的存储数据进行异或运算。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于安阳师范学院,未经安阳师范学院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110171618.4/1.html,转载请声明来源钻瓜专利网。