[发明专利]基于神经网络的存储器地址的测试方法及测试装置

说明书

本发明公开了一种基于神经网络的存储器地址的测试方法和装置，该方法包括训练集及验证集的生成步骤、神经网络模型形成步骤和地址测试步骤；该地址测试步骤将待测存储器的地址空间转换为二进制的M位地址，将M位二进制的存储器地址输入神经网络模型，得到预测的M位二进制的存储器地址相应的测试结果标签；将测试结果标签为0的所对应的地址为地址空间中需跳过测试的地址；分别指定需跳过测试的地址中特定的N1位均为1时或特定的N2位均为0的地址；分别将该N1位地址或N2位地址分配至第一地址组，将剩余M‑N1或M‑N2位地址分配至第二地址组；以及将第一地址组的N1位和第二地址组的M‑N1位地址按二进制的M位地址的位阶顺序，或将第一地址组的N2位和第二地址组的M‑N2位地址按二进制的M位地址的位阶顺序，以特定规则对所述第一地址组和第二地址组遍历以对对应的地址进行测试。本发明使得测试机台能够对存储器空间地址进行测试的时候跳过特定地址。

技术领域

本发明涉及存储器测试技术领域，尤其涉及一种基于神经网络的存储器地址的测试方法及测试装置。

背景技术

存储器作为能够存放数据、指令、程序等信息，并能根据需要读取或存取这些信息的集成电路元器件，正得到越来越广泛的应用。为了保证存储器能够稳定可靠地工作，需要对其进行许多必要的测试。大多数测试机台，如Mosaid机台，虽然可以对各种存储器如DRAM或SRAM提供功能、时序等测试，但在进行测试时是依次对存储器地址空间中的各个地址进行测试，不支持对存储器地址空间中某些特定地址跳过的测试方式。具体来说，通常Mosaid机台会将存储器的地址空间划分为前后两部分，前半部分的地址和后半部分的地址分别从最小地址遍历至最大地址来对每个地址进行测试，但如果想要跳过某些特定地址不对其测试，依据现有的测试机台则无法实现。

因此，有必要提出一种存储器测试方法，能够实现利用测试机台对存储器空间地址进行测试的时候跳过特定地址。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种能够跳过存储器地址空间中特定地址的存储器测试方法。

为实现上述目的，本发明是通过以下技术方案实现的：

一种基于神经网络的存储器地址的测试方法，其包括训练集及验证集的生成步骤S1、神经网络模型形成步骤S2和地址测试步骤S3：

所述步骤S1包括：

步骤S11：获取与待测存储器相同型号的原始测试信息，并从所原始信息提取原始特征信息；所述原始特征信息包括M位二进制的存储器地址、多个测试任务批次号和与所述存储器M位待测地址相应的测试结果标签；其中，所述测试任务批次号表示一个时间段中的原始测试信息，所述M位二进制的存储器地址由存储器的地址空间转换而来，所述测试结果标签为0时，表示测试结果匹配，所述测试结果标签为1时，表示测试结果不匹配；

步骤S12：将每一个所述M位二进制的存储器地址和其相应的测试结果标签形成一组测试数据对，并将所述测试任务批次号中的所有测试数据对形成一个测试数据对集；

步骤S13：将一个测试任务批次号的测试数据对集作为验证集的数据，将其余测试任务批次号的测试数据对集作为训练集的数据；

所述步骤S2包括：

步骤S21：提供参数初始化后的神经网络模型；

步骤S22：以所述M位二进制的存储器地址为神经网络模型的输入，以所述M位二进制的存储器地址相应的测试结果标签为神经网络模型的输出，遍历所述训练集中的测试数据对，完成神经网络模型的训练；

步骤S23：以所述M位二进制的存储器地址为神经网络模型的输入，以所述M位二进制的存储器地址相应的测试结果标签为神经网络模型的输出，遍历所述验证集中的测试数据对，完成神经网络模型的验证，以形成优化后的神经网络模型；

所述步骤S3包括：