[发明专利]一种高压驱动电路

说明书

本发明公开了一种高压驱动电路，电路包括电源偏置模块和驱动电路模块，所述电路大幅提高了驱动电压的电源输入电压，电压值可以与电路中的高压MOS管源漏击穿电压一样高，高压MOS管的栅源驱动电压为5V，保以保证驱动输管安全可靠地工作。同时，本发电路中增加了由高压PMOS管P3、高压NMOS管N4、电阻器R5和高压NMOS管N3、高压PMOS管P4、电阻器R4组成的死区时间控制电路，可以保证高压PMOS管P2和高压NMOS管N2不会同时导通，保护输出MOS管的安全。

技术领域

本发明涉及模拟集成电路设计领域，具体涉及一种高压驱动电路。

背景技术

在模拟集成电路设计过程中，我们经常会用到驱动电路。传统的驱动电路结构如图1所示，图中P0为PMOS管，N0为NMOS管，P0与N0作为驱动电路的驱动输出管；inv1和inv2为反相器，分别用来驱动PMOS管P0和NMOS管N0；电路中的器件都工作在地与电源VDD之间。该结构的电路存在两个缺点：1、输出管P0与N0的栅源电压摆幅为地与电源VDD，所以电源电压VDD不能高于栅源击穿电压，限制了电源电压的使用范围。2、输出管P0与N0存在同时导通的时间，将会有从电源流经P0与N0到地的大电流，将会损坏输出管P0和N0。

发明内容

8.基于上述提出的问题，本发明一种高压驱动电路，为解决上述问题，本发明公开了一种高压驱动电路，本电路提高了电源电压的使用范围，同时增加了死区时间控制电路，预防输出管同时导通，所述电路包括电源偏置模块(Bias)和驱动电路模块(Driver)，所述电源偏置模块包括高压PMOS管P1，高压NMOS管N1，稳压管D1、稳压管D2、电阻器R1、电阻器R2、电容器C1、电容器C2，电阻器R1与稳压管D1串联，NMOS管N1的源极连接电容器C1，形成VREG，NMOS管N1的栅极与电阻器R1与稳压管D1连接处相连接，稳压管D2与电阻器R2串联，高压PMOS管P1的源极连接电容器C2，形成VHS，高压PMOS管P1的栅极与稳压管D2与电阻器R2连接处连接,所述驱动电路模块包括高压NMOS管N2、高压NMOS管N3、高压NMOS管N4、高压NMOS管N5、高压PMOS管P2、高压PMOS管P3、高压PMOS管P4、高压PMOS管P5、反相器X1、反相器X2、反相器X3、反相器X4、反相器X5、反相器X6、或非门X7、与非门X8、电阻器R3、电阻器R4以及电阻器R5，反相器X4的输入端连接驱动电路的输入信号，反相器X4的输出端连接高压NMOS管N5的栅极和与非门X8的第二输入端，高压NMOS管N5的漏极连接高压PMOS管P5的漏极，高压PMOS管P5的源极连接电阻器R3的一端和反相器X2的输入端，电阻器R3的另一端连接电源VDD，反相器X2的输出端连接至或非门X7的第一输入端,反相器X1的输出端连接或非门X7的第二输入端,反相器X1的输入端连接高压PMOS管P4的源极和电阻器R4的一端,电阻器R4的另一端连接电源VDD，或非门X7的输出端连接反相器X3的输入端，反相器X3的输出端依次连接高压PMOS管P2和高压PMOS管P3的栅极，高压PMOS管P2和高压PMOS管P3的源极接电源VDD，高压PMOS管P3的漏极连接高压NMOS管N4的漏极，高压NMOS管N4的源极连接电阻器R5的一端和反相器X5的输入端,电阻器R5的另一端接地，反相器X5的输出端连接与非门X8的第一输入端,与非门X8的输出端连接反相器X6的输入端,反相器X6的输出端依次连接高压NMOS管N2和高压NMOS管N3的栅极,高压NMOS管N3的源极与高压NMOS管N2的源极分别接地,高压PMOS管P4的漏极连接高压NMOS管N3的漏极,高压NMOS管N2的漏极连接高压PMOS管P2的漏极和高压驱动电路的输出端。

作为本发明的一种改进，所述高压NMOS管N2和高压PMOS管P2为功率驱动输出管。

作为本发明的一种改进，所述反相器X1、反相器X2、反相器X3以及或非门X7工作在VDD与VHS之间的电压域。

作为本发明的一种改进，所述反相器X4、反相器X5、反相器X6以及与非门X8工作在VREG与地之间的电压域。