[发明专利]级电路

说明书

一种级电路包括：第一子级电路，耦接到接收输入信号的第一输入端子、接收第一时钟信号的第二输入端子以及接收第二时钟信号的第三输入端子，第一子级电路基于输入信号以及第一时钟信号和第二时钟信号来控制第一节点的电压、第二节点的电压和第三节点的电压，并且基于第二节点的电压和第三节点的电压将第一扫描信号供给到第一输出端子；以及第二子级电路，耦接到第二输入端子、接收第三时钟信号的第四输入端子以及第一节点和第二节点，第二子级电路基于第一时钟信号和第三时钟信号以及第一节点的电压和第二节点的电压将第二扫描信号供给到第二输出端子。

相关申请的交叉引用

本申请要求2020年3月10日提交的第10-2020-0029817号韩国专利申请的优先权，该申请的公开通过引用整体合并于此。

技术领域

本发明构思的示例性实施例涉及级电路以及包括该级电路的扫描驱动器。

背景技术

显示装置包括像素的阵列以显示图像。包括在显示装置中的像素可以使用N型金属氧化物半导体(NMOS)晶体管和P型金属氧化物半导体(PMOS)晶体管来实现，以使漏电流最小化。例如，包括在像素中的NMOS晶体管和PMOS晶体管中的每个可以由扫描信号驱动。在此情况下，扫描驱动器可以将具有高电平的扫描信号供给到像素以激活NMOS晶体管，并且将具有低电平的扫描信号供给到像素以激活PMOS晶体管。

发明内容

本发明构思的示例性实施例可以提供一种级电路，包括：第一子级电路，耦接到被供给输入信号的第一输入端子、被供给第一时钟信号的第二输入端子以及被供给第二时钟信号的第三输入端子，其中第一子级电路被配置为基于输入信号、第一时钟信号和第二时钟信号来控制第一节点的电压、第二节点的电压和第三节点的电压，并且基于第二节点的电压和第三节点的电压将第一扫描信号供给到第一输出端子；以及第二子级电路，耦接到第二输入端子、被供给第三时钟信号的第四输入端子、第一节点和第二节点，其中第二子级电路被配置为基于第一时钟信号、第三时钟信号、第一节点的电压和第二节点的电压将与第一扫描信号不同的第二扫描信号供给到第二输出端子。

第一扫描信号可以包括低电平脉冲，并且第二扫描信号可以包括高电平脉冲。

第一子级电路可以基于第三节点的电压输出第一扫描信号的低电平脉冲，并且基于第二节点的电压输出处于高电平的第一扫描信号，并且第二子级电路可以基于第一节点的电压输出第二扫描信号的高电平脉冲，并且基于第二节点的电压输出处于低电平的第二扫描信号。

第一子级电路和第二子级电路中的每个可以包括：第一电源输入端子，被配置为接收具有栅截止电压的第一电源的电压；以及第二电源输入端子，被配置为接收具有栅导通电压的第二电源的电压。

第一子级电路可以包括：第一驱动器，与第一输入端子、第二输入端子、第三输入端子和第一电源输入端子耦接，其中第一驱动器被配置为基于输入信号、第一时钟信号、第二时钟信号和第一电源的电压来控制第一节点的电压；第二驱动器，与第三输入端子、第一电源输入端子、第二电源输入端子和第一节点耦接，其中第二驱动器被配置为基于第一节点的电压、第二时钟信号和第二电源的电压来控制第二节点的电压和第三节点的电压；以及第一输出组件，与第二输入端子、第一电源输入端子、第二节点和第三节点耦接，其中第一输出组件被配置为基于第三节点的电压、第二节点的电压、第一电源的电压和第一时钟信号将第一扫描信号供给到第一输出端子。

第一驱动器可以包括：第一晶体管，包括耦接到第一输入端子的第一电极、耦接到第一节点的第二电极以及耦接到第三输入端子的栅电极；第二晶体管，包括耦接到第一节点的第一电极以及耦接到第二输入端子的栅电极；以及第三晶体管，包括耦接到第一电源输入端子的第一电极、耦接到第二晶体管的第二电极的第二电极以及耦接到第二节点的栅电极。