[发明专利]级电路

权利要求书

1.一种级电路，包括：

第一子级电路，耦接到被供给输入信号的第一输入端子、被供给第一时钟信号的第二输入端子以及被供给第二时钟信号的第三输入端子，其中所述第一子级电路被配置为基于所述输入信号、所述第一时钟信号和所述第二时钟信号来控制第一节点的电压、第二节点的电压和第三节点的电压，并且基于所述第二节点的所述电压和所述第三节点的所述电压将第一扫描信号供给到第一输出端子；以及

第二子级电路，耦接到所述第二输入端子、被供给第三时钟信号的第四输入端子、所述第一节点和所述第二节点，其中所述第二子级电路被配置为基于所述第一时钟信号、所述第三时钟信号、所述第一节点的所述电压和所述第二节点的所述电压将与所述第一扫描信号不同的第二扫描信号供给到第二输出端子。

2.根据权利要求1所述的级电路，

其中所述第一子级电路基于所述第三节点的所述电压输出所述第一扫描信号的低电平脉冲，并且基于所述第二节点的所述电压输出处于高电平的所述第一扫描信号，并且

其中所述第二子级电路基于所述第一节点的所述电压输出所述第二扫描信号的高电平脉冲，并且基于所述第二节点的所述电压输出处于低电平的所述第二扫描信号。

3.根据权利要求1所述的级电路，其中，所述第一子级电路和所述第二子级电路中的每个包括：

第一电源输入端子，被配置为接收具有栅截止电压的第一电源的电压；以及

第二电源输入端子，被配置为接收具有栅导通电压的第二电源的电压。

4.根据权利要求3所述的级电路，其中，所述第一子级电路包括：

第一驱动器，与所述第一输入端子、所述第二输入端子、所述第三输入端子和所述第一电源输入端子耦接，其中所述第一驱动器被配置为基于所述输入信号、所述第一时钟信号、所述第二时钟信号和所述第一电源的所述电压来控制所述第一节点的所述电压；

第二驱动器，与所述第三输入端子、所述第一电源输入端子、所述第二电源输入端子和所述第一节点耦接，其中所述第二驱动器被配置为基于所述第一节点的所述电压、所述第二时钟信号和所述第二电源的所述电压来控制所述第二节点的所述电压和所述第三节点的所述电压；以及

第一输出组件，与所述第二输入端子、所述第一电源输入端子、所述第二节点和所述第三节点耦接，其中所述第一输出组件被配置为基于所述第三节点的所述电压、所述第二节点的所述电压、所述第一电源的所述电压和所述第一时钟信号将所述第一扫描信号供给到所述第一输出端子。

5.根据权利要求4所述的级电路，其中，所述第一驱动器包括：

第一晶体管，包括耦接到所述第一输入端子的第一电极、耦接到所述第一节点的第二电极以及耦接到所述第三输入端子的栅电极；

第二晶体管，包括耦接到所述第一节点的第一电极以及耦接到所述第二输入端子的栅电极；以及

第三晶体管，包括耦接到所述第一电源输入端子的第一电极、耦接到所述第二晶体管的第二电极的第二电极以及耦接到所述第二节点的栅电极。

6.根据权利要求4所述的级电路，其中，所述第一输出组件包括：

第四晶体管，包括耦接到所述第一电源输入端子的第一电极、耦接到所述第一输出端子的第二电极以及耦接到所述第二节点的栅电极；

第五晶体管，包括耦接到所述第二输入端子的第一电极、耦接到所述第一输出端子的第二电极以及耦接到所述第三节点的栅电极；以及

第一电容器，连接在所述第三节点与所述第一输出端子之间。

7.根据权利要求4所述的级电路，其中，所述第二驱动器包括：

第六晶体管，包括耦接到所述第一节点的第一电极、耦接到所述第三节点的第二电极以及耦接到所述第二电源输入端子的栅电极；

第七晶体管，包括耦接到所述第三输入端子的第一电极、耦接到所述第二节点的第二电极以及耦接到所述第一节点的栅电极；

第八晶体管，包括耦接到所述第二电源输入端子的第一电极、耦接到所述第二节点的第二电极以及耦接到所述第三输入端子的栅电极；以及

第二电容器，连接在所述第一电源输入端子与所述第二节点之间。