[发明专利]一种用于Memory VRTT动态响应测试的上位机系统及其工作方法

权利要求书

1.一种用于Memory VRTT动态响应测试的上位机系统，其特征在于，所述系统包括：上位机、待测板卡、逻辑开关接线模块、数字万用表、示波器、VRTT Tool和数据处理模块，所述待测板卡、逻辑开关接线模块、数字万用表和示波器构成自校正实现区，所述待测板卡、示波器和VRTT Tool构成数据采集区，所述数据处理模块构成数据处理区，所述上位机通过JTAG-USB及PMBUS-Dongle-USB与待测板卡通信连接，所述上位机通过USB线缆分别与逻辑开关接线模块和VRTT Tool连接，所述上位机通过GPIB线缆分别与数字万用表、示波器和数据处理模块连接，所述待测板卡通过差分探棒和单端探棒与示波器连接，所述待测板卡通过逻辑开关接线模块与数字万用表连接，所述待测板卡还通过逻辑开关接线模块与示波器连接，所述待测板卡通过USB线缆与VRTT Tool连接；

所述自校正实现区，用于实现探棒自校正和确定最终SPEC的探棒精度自校正；

所述数据采集区，用于根据上位机的控制，执行初始测试以及调试过程中的复验测试；

所述数据处理区，用于获取并处理来自上位机的数据，当处理结果符合SPEC标准时生成测试报告并回传至上位机，当处理结果不符合SPEC标准时向上位机返回调节命令，上位机调节环路PID及非线性参数并重新发送数据，直到数据处理模块的处理结果符合SPEC标准为止；

所述逻辑开关接线模块，用于根据所获取的命令，采用不同的开关方式实现不同的状态模式，所述状态模式包括：正常测试模式、探棒自校正模式和探棒精度自校正模式。

2.根据权利要求1所述的一种用于Memory VRTT动态响应测试的上位机系统，其特征在于，所述逻辑开关接线模块包括：单片机、第一逻辑开关和第二逻辑开关，所述单片机与上位机通信连接，所述第一逻辑开关的一端通过差分探棒与示波器探棒通道连接，所述逻辑开关的另一端与示波器校正区域连接，所述第二逻辑开关的一端与数字万用表连接，所述第二逻辑开关的另一端通过第一逻辑开关与待测板卡连接。

3.一种用于Memory VRTT动态响应测试的上位机系统的工作方法，所述工作方法应用于权利要求1或2中所述的一种用于Memory VRTT动态响应测试的上位机系统，其特征在于，所述工作方法包括：

搭建测试环境；

按照Memory VRTT标准上电顺序，对上位机、待测板卡、逻辑开关接线模块、数字万用表、示波器、VRTT Tool和数据处理模块上电；

利用自校正实现区，进行探棒自校正和探棒精度自校正；

根据上位机的命令，启动初始测试；

判断初始测试结果是否符合Memory VRTT动态响应SPEC标准；

如果是，利用数据处理模块生成测试报告；

如果否，利用上位机和数据处理区对待测板卡进行调试；

调试完毕后，重新利用自校正实现区，进行探棒自校正和探棒精度自校正，直到获取测试报告；

按照Memory VRTT标准下电顺序，对上位机、待测板卡、逻辑开关接线模块、数字万用表、示波器、VRTT Tool和数据处理模块下电。

4.根据权利要求3所述的一种用于Memory VRTT动态响应测试的上位机系统的工作方法，其特征在于，所述利用自校正实现区，进行探棒自校正和探棒精度自校正，包括：

利用上位机控制逻辑开关接线模块进入探棒自校正模式，利用上位机、逻辑开关接线模块和示波器的交互，进行探棒自校正；

利用上位机控制逻辑开关接线模块进入探棒精度自校正模式，利用上位机、待测板卡、逻辑开关接线模块、数字万用表、示波器、VRTT Tool和数据处理模块交互，进行探棒精度自校正。

5.根据权利要求4所述的一种用于Memory VRTT动态响应测试的上位机系统的工作方法，其特征在于，所述利用上位机控制逻辑开关接线模块进入探棒自校正模式，利用上位机、逻辑开关接线模块和示波器的交互，进行探棒自校正，包括：

根据所获取的上位机命令，利用第一逻辑开关连通示波器探棒校正模块和差分探棒，并使差分探棒与待测板卡完全分离；

上位机通过GPIB线缆控制示波器启动探棒校正程序。