[发明专利]用于访问存储器模块的方法

说明书

提供了一种用于访问存储器模块的方法。所述方法包括：对第一部分突发长度的第一数据进行编码以生成第一奇偶校验信息和第一循环冗余码；对第二部分突发长度的第二数据进行编码以生成第二奇偶校验信息和第二循环冗余码；将第一数据和第二数据写入第一存储器装置；以及将第一奇偶校验信息、第一循环冗余码、第二奇偶校验信息和第二循环冗余码写入第二存储器装置和第三存储器装置。

本申请要求于2020年5月27日在韩国知识产权局提交的第10-2020-0063537号韩国专利申请的优先权，该韩国专利申请的主题通过引用包括于此。

技术领域

发明构思的实施例涉及半导体装置。更具体地，发明构思的实施例涉及用于访问支持纠错功能的半导体存储器模块的方法。

背景技术

存储器装置通常被配置为存储从外部主机装置接收的数据，并且响应于来自外部主机装置的后续请求而提供存储的数据。当将数据存储到存储器装置和/或从存储器装置检索数据时，可能发生一个或多个错误。未被检测和纠正，这样的错误数据可能导致外部主机装置中的系统错误。为防止此性质的系统错误，外部主机装置可以包括能够检测从存储器装置检索的数据中的一个或多个错误并纠正检测到的一个或多个错误的一个或多个错误检测/纠正功能。

随着包括到外部主机装置中的一个或多个错误检测/纠正功能的改善，与错误数据相关的一个或多个系统错误的概率降低。不幸的是，改善的和新兴的错误检测/纠正功能通常需要相当大的计算系统资源(例如，计算周期、处理器运行时间、数据存储容量和/或数据通信带宽等)。

发明内容

发明构思的实施例提供了一种用于访问支持改善的一个或多个纠错功能的半导体存储器模块的方法。

根据一个实施例，一种用于访问存储器模块的方法包括：对第一部分突发长度的第一数据进行编码，以生成第一奇偶校验和第一循环冗余码；对第二部分突发长度的第二数据进行编码，以生成第二奇偶校验和第二循环冗余码；将第一数据和第二数据写入第一存储器装置；以及将第一奇偶校验、第一循环冗余码、第二奇偶校验和第二循环冗余码写入到第二存储器装置和第三存储器装置，其中，第一部分突发长度和第二部分突发长度形成突发长度。

根据一个实施例，一种用于访问存储器模块的方法包括：将数据存储在第一存储器装置中；将第一纠错码存储在第二存储器装置和第三存储器装置中；以及当在第一存储器装置之中的至少一个存储器装置中发生错误时，用第二存储器装置的至少一部分替换所述至少一个存储器装置的至少一部分。

根据一个实施例，一种用于访问存储器模块的方法包括：响应于存储器模块的通电，对第一存储器装置、第二存储器装置和第三存储器装置执行第一训练；在第一训练中，当在第一存储器装置之中检测到第一故障存储器装置时，在第一训练完成之后，将第一数据存储在第二存储器装置和第一存储器装置之中的除了第一故障存储器装置之外的剩余存储器装置中，并且将第一纠错码存储在第三存储器装置中；以及在第一训练中，当在第一存储器装置之中未检测到第一故障存储器装置时，在第一训练完成之后，将第一数据存储在第一存储器装置中，并且将第二纠错码存储在第二存储器装置和第三存储器装置中。

附图说明

通过参照附图详细描述发明构思的示例性实施例，发明构思的以上和其他对象和特征将变得明显。

图1是示出根据发明构思的实施例的计算系统的框图。

图2是示出根据发明构思的实施例的存储器装置的框图。

图3是示出根据发明构思的实施例的存储体的框图。

图4是示出图3的存储器单元阵列的一部分的概念图。

图5是示出具有用于支持针对行相关错误(row-dependent error)的彼此独立的错误无关(error-independent)的覆盖范围(coverage)或区段的结构的存储体的另一示例的框图。