[发明专利]一种基于PWM同步机制的DSP硬件采样延时补偿方法及装置

权利要求书

1.一种基于PWM同步机制的DSP硬件采样延时补偿方法，其特征在于，包括以下步骤：

计算硬件采样电路的延时时长；

根据PWM模块配置成使能SOCB触发ADC采样运行；

确定CMPB寄存器的设定值；

PWM计数器减计数等于CMPB寄存器的设定值时触发ADC采样；

通过PWM模块的同步设置实现对ADC采样触发时刻进行固定时间的相位补偿。

2.根据权利要求1所述的一种基于PWM同步机制的DSP硬件采样延时补偿方法，其特征在于：所述CMPB寄存器的设定值根据延时时长及采样对象的控制芯片的时钟频率计算。

3.根据权利要求1所述的一种基于PWM同步机制的DSP硬件采样延时补偿方法，其特征在于：所述CMPB寄存器的设定值为硬件采样延时时长除以PWM时钟周期；其中，所述硬件采样延时时长根据使用的硬件采样电路计算。

4.根据权利要求3所述的一种基于PWM同步机制的DSP硬件采样延时补偿方法，其特征在于：所述通过PWM模块的同步设置实现对ADC采样触发时刻进行固定时间的相位补偿的方法包括以下步骤：

各路PWM的时钟TBCLK完全同步；

各路PWM的相位同步；

通过PWM1的CMPB寄存器的设定值，对ADC采样触发信号的时刻进行固定时间的相位补偿。

5.根据权利要求4所述的一种基于PWM同步机制的DSP硬件采样延时补偿方法，其特征在于：所述各路PWM的时钟TBCLK完全同步通过每一PWM模块内的TIME-BASE子模块进行时钟同步设置。

6.根据权利要求4所述的一种基于PWM同步机制的DSP硬件采样延时补偿方法，其特征在于：所述各路PWM的相位同步的实现方法包括以下步骤：

配置不同的PWM外设模块是否使能同步信号接收处理；

配置不同的PWM外设模块的同步信号输入源；

配置不同的PWM外设模块接收到同步信号时的相位变化。

7.根据权利要求6所述的一种基于PWM同步机制的DSP硬件采样延时补偿方法，其特征在于：所述各路PWM的时钟TBCLK完全同步及相位同步采用TMS320F2803x控制芯片实现。

8.根据权利要求7所述的一种基于PWM同步机制的DSP硬件采样延时补偿方法，其特征在于：所述PWM外设模块的同步信号输入源为上一个PWM模块的PWMxSYNCO同步输出信号。

9.根据权利要求8所述的一种基于PWM同步机制的DSP硬件采样延时补偿方法，其特征在于：所述同步输出信号为该PWM模块的计数器值等于CMPB。

10.一种基于数字控制的电子装置，其特征在于，包括：

ADC采样模块,所述ADC采样模块用于对所述电子装置进行ADC采样；

PWM模块，所述PWM模块用于配置成使能SOCB触发ADC采样，配置PWM计数器减计数等于CMPB寄存器的设定值时触发ADC采样，以及配置实现各路PWM时钟及相位同步；

其中，所述CMPB寄存器的设定值为硬件采样延时时长除以PWM时钟周期；所述硬件采样延时时长根据所述ADC采样模块使用的硬件采样电路计算。