[发明专利]一种快速电流镜电路

说明书

本申请涉及一种快速电流镜电路，其包括电流镜单元和源跟随器，电流镜单元包括两个共源共栅的电流镜，两个电流镜串联后一端连接电源VCC，另一端接地，且两个电流镜的两个连接点分别连接输入电流I_IN、输出电流I_OUT；源跟随器与两个电流镜的栅极连接点均相连，且与两个电流镜连接输入电流I_IN的连接点相连，其用于根据输入电流I_IN的变化动态调整两个电流镜的栅极连接点的电压，以缩短栅极寄生电容的充放电时间，减小镜像输出的延迟。本申请实施例的快速电流镜电路，可以满足对镜像延迟要求较高的应用场景。

技术领域

本申请涉及半导体集成电路技术领域，特别涉及一种快速电流镜电路。

背景技术

目前电流镜在各种模拟电路的设计中应用非常普遍，常规的是作为一种静态电路，主要考虑其镜像精度，当输入电流的变化时，输出电流稳定需要一段延迟时间。而一些应用对于这种延迟有着严格要求，比如在G/EPON突发激光驱动器以及高速电流型数模转换器中，均要求输出电流能较快的跟随输入电流。

参见图1所示，相关技术中的电流镜电路直接由两个尺寸具有一定比例的NMOS管构成，分别记为NM1管和NM2管，NM1管的栅极同时与NM2管的栅极、NM1管的漏极均相连，NM1管的漏极与输入电流I_IN相连，NM2管的漏极输出电流I_OUT。

只考虑稳态电流时，假设NM1管和NM2管的尺寸比例为1：N，由于两个NMOS管的栅极电位相等，源级电位均为0，因此当其工作在饱和区的时候，稳态电流比I_OUT：I_IN＝N:1，从而实现电流镜设计。

当考虑电流变化时，比如输入电流从0变化到I_IN时，两个NMOS管栅极电压由0逐步上升，这种电压上升是通过给栅极的各种寄生电容进行充电实现的，然而，栅极的寄生电容往往较大，导致充电时间较长，尤其是镜像电流较小时。同理，输入电流从I_IN变化到0时，栅极的寄生电容的放电较慢，而且当栅极电压低于NMOS阈值时，放电电流大大减小，导致稳定时间比充电更长、镜像输出的延迟较长。

发明内容

本申请实施例提供一种快速电流镜电路，以解决相关技术中栅极寄生电容的充放电时间长、镜像输出的延迟较长的技术问题。

第一方面，提供了一种快速电流镜电路，其包括：

电流镜单元，其包括两个共源共栅的电流镜，两个电流镜串联后一端连接电源VCC，另一端接地，且两个电流镜的两个连接点分别连接输入电流I_IN、输出电流I_OUT；

源跟随器，其与两个电流镜的栅极连接点均相连，且与两个电流镜连接输入电流I_IN的连接点相连，其用于根据输入电流I_IN的变化动态调整两个电流镜的栅极连接点的电压，以缩短栅极寄生电容的充放电时间，减小镜像输出的延迟。

一些实施例中，所述源跟随器包括第五晶体管Q5和恒流源I_SS，所述第五晶体管Q5和恒流源I_SS串联后一端连接电源VCC，另一端接地，所述第五晶体管Q5和恒流源I_SS的连接点、所述第五晶体管Q5的栅极分别与两个电流镜的栅极连接点相连，且所述第五晶体管Q5的栅极与两个电流镜连接输入电流I_IN的连接点相连。

一些实施例中，两个电流镜分别包括互为镜像的第一晶体管Q1和第二晶体管Q2、互为镜像的第三晶体管Q3和第四晶体管Q4，所述第一晶体管Q1和第三晶体管Q3串联后一端连接电源VCC，另一端接地，所述第二晶体管Q2和第四晶体管Q4串联后一端连接电源VCC，另一端接地，且所述第一晶体管Q1和第三晶体管Q3的连接点与输入电流I_IN相连，所述第二晶体管Q2和第四晶体管Q4的连接点与输出电流I_OUT相连。