[发明专利]一种逻辑功能可配置的可逆单边沿触发器

权利要求书

1.一种逻辑功能可配置的可逆单边沿触发器，其特征在于该可逆单边沿触发器由3个Feynman可逆逻辑门和5个Fredkin可逆逻辑门构成，将3个Feynman可逆逻辑门分别记为t₁、t₂和t₃，将t₁、t₂和t₃各自的控制输入端作为第一输入端，将t₁、t₂和t₃各自的目标输入端作为第二输入端，将t₁、t₂和t₃各自的控制输出端作为第一输出端，将t₁、t₂和t₃各自的目标输出端作为第二输出端，在t₁、t₂和t₃各自中第一输出端的输出值等于第一输入端的输入值，第二输出端的输出值等于第一输入端的输入值和第二输入端的输入值的逻辑“异或”；将5个Fredkin可逆逻辑门分别记为f₀、f₁、f₂、f₃和f₄，将f₀、f₁、f₂、f₃和f₄各自的控制输入端作为第一输入端，将f₀、f₁、f₂、f₃和f₄各自的第一目标输入端作为第二输入端，将f₀、f₁、f₂、f₃和f₄各自的第二目标输入端作为第三输入端，将f₀、f₁、f₂、f₃和f₄各自的控制输出端作为第一输出端，将f₀、f₁、f₂、f₃和f₄各自的第一目标输出端作为第二输出端，将f₀、f₁、f₂、f₃和f₄各自的第二目标输出端作为第三输出端，在f₀、f₁、f₂、f₃和f₄各自中，第一输出端的输出值等于第一输入端的输入值，当第一输入端的输入值为“0”时第二输出端的输出值等于第二输入端的输入值且第三输出端的输出值等于第三输入端的输入值，当第一输入端的输入值为“1”时第二输出端的输出值等于第三输入端的输入值且第三输出端的输出值等于第二输入端的输入值；该可逆单边沿触发器具有异步置数使能信号输入端M、时钟信号输入端C、控制信号输入端s、第一数据输入端I₁、第二数据输入端I₂、预置数输入端P、第一逻辑低电平输入端L₀、第二逻辑低电平输入端L₁、第三逻辑低电平输入端L₂，以及异步置数使能信号输出端M'、控制信号输出端s'、触发器现态信号输出端Q、第一垃圾位输出端g₁、第二垃圾位输出端g₂、第三垃圾位输出端g₃、第四垃圾位输出端g₄、2个用于输出时钟信号或逻辑低电平信号的信号输出端O₁和O₂；在该可逆单边沿触发器中，设定用“0”表示逻辑低电平，用“1”表示逻辑高电平，用Q_n表示触发器次态；

在该可逆单边沿触发器中，t₁的第一输入端与控制信号输入端s连接，t₁的第二输入端与第一数据输入端I₁连接，t₁的第一输出端与控制信号输出端s'连接，t₁的第二输出端与f₁的第二输入端连接，f₀的第一输入端与f₄的第一输出端连接，f₀的第二输入端与第一逻辑低电平输入端L₀连接，f₀的第三输入端与时钟信号输入端C连接，f₀的第一输出端与异步置数使能信号输出端M'连接，f₀的第二输出端与其中一个用于输出时钟信号或逻辑低电平信号的信号输出端O₁连接，f₀的第三输出端与f₂的第一输入端连接，f₁的第一输入端与t₂的第二输出端连接，f₁的第三输入端与第二数据输入端I₂连接，f₁的第一输出端与f₃的第二输入端连接，f₁的第二输出端与第一垃圾位输出端g₁连接，f₁的第三输出端与f₂的第二输入端连接，触发器次态Q_n在f₁的第三输出端和f₂的第二输入端上，f₂的第三输入端与f₄的第二输出端连接，f₂的第一输出端与f₃的第一输入端连接，f₂的第二输出端与第三垃圾位输出端g₃连接，f₂的第三输出端与t₃的第一输入端连接，f₃的第三输入端与t₃的第一输出端连接，f₃的第一输出端与另一个用于输出时钟信号或逻辑低电平信号的信号输出端O₂连接，f₃的第二输出端与第二垃圾位输出端g₂连接，f₃的第三输出端与t₂的第一输入端连接，f₄的第一输入端与异步置数使能信号输入端M连接，f₄的第二输入端与t₃的第二输出端连接，f₄的第三输入端与预置数输入端P连接，f₄的第三输出端与第四垃圾位输出端g₄连接，t₂的第二输入端与第二逻辑低电平输入端L₁连接，t₂的第一输出端与触发器现态信号输出端Q连接，t₃的第二输入端与第三逻辑低电平输入端L₂连接。