[发明专利]执行与突触前尖峰信号相关的存算一体化操作，及相关方法及系统

说明书

本公开描述了用于存储器内或近存储器处理的方法、设备及系统。尖峰神经网络中的尖峰事件可经由存储器系统进行处理。存储器系统可存储对应于一组目的地神经元的数据。所述存储器系统可以SNN的每一时间间隔，使对应于来自相应源神经元的一组突触前尖峰事件的数据通过。可随后将对应于所述组突触前尖峰事件的所述数据存储在所述存储器系统中。

优先权主张

本申请案根据35U.S.C.§119(e)的规定主张针对“执行与突触前尖峰信号相关的存算一体化操作，及相关方法及系统(Performing Processing-In-Memory OperationsRelated To Pre-Synaptic Spike Signals,And Related Methods And Systems)”在2019年9月5日提交的美国临时专利申请案第62/896,267号的权益，且还主张针对“执行与突触前尖峰信号相关的存算一体化操作，及相关方法及系统(Performing Processing-In-Memory Operations Related To Pre-Synaptic Spike Signals,And Related MethodsAnd Systems)”在2020年8月31日提交的美国专利申请案第17/007,588号的申请日期的权益。

技术领域

本公开的实施例涉及存算一体化，并且更具体地，涉及执行与尖峰神经网络(SNN)的尖峰事件相关的存算一体化(PIM)操作。更具体地，一些实施例涉及用于在具有存算一体化能力的存储器装置内执行PIM操作的方法，以及相关存储器装置、存储器系统及电子系统。

背景技术

存储器装置通常经提供为计算机或其它电子系统中的内部基于半导体的集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。可在电力循环之后检索存储信息的易失性存储器除其它存储器还可包含快闪存储器，包含“与非”或“或非”快闪存储器。易失性存储器可需要电力来维持其数据(例如，主机数据、错误数据等)，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存储器(SRAM)、同步动态随机存取存储器(SDRAM)、内容可寻址存储器(CAM)及晶闸管随机存取存储器(TRAM)以及其它存储器。

电子系统通常包含可检索及执行指令并且将所执行指令的结果存储到适合位置的多个处理资源(例如，一或多个处理器)。处理器可包含(例如)可用于通过对数据(例如，一或多个操作数)执行运算来执行指令的多个功能单元，例如算术逻辑单元(ALU)电路系统、浮点单元(FPU)电路系统及组合逻辑块。如本文中所使用，运算可包含例如布尔运算，例如“与”、或、“非”、“非”、“与非”、“或非”及“异或”，及/或其它运算(例如，反转、移位、算术、统计及许多其它可能运算)。例如，功能单元电路系统可用于经由多个运算对操作数执行例如加法、减法、乘法及除法的算术运算。

在将指令提供到功能单元电路系统以进行执行中可涉及电子系统中的多个组件。指令可例如由处理资源(例如，控制器及/或主机处理器)执行。数据(例如，可对其执行指令的数据)可存储在可由功能单元电路系统存取的存储器阵列中。在功能单元电路系统开始对数据执行指令之前，可从存储器阵列检索指令及/或数据并且对其进行定序及/或缓冲。

在许多情况下，处理资源(例如，处理器及相关联功能单元电路系统)可在存储器阵列外部，并且经由处理资源与存储器阵列之间的总线存取数据以执行指令集。可在存储器内嵌处理器(PIM)装置中改进处理性能，其中处理器可在内部及/或靠近存储器(例如，直接在与存储器阵列相同的芯片上)实施。PIM装置可通过减少及消除外部通信来节省时间及/或节省电力。

发明内容