[发明专利]可作为处理电路的主存储访问的非易失性存储电路

权利要求书

1.一种装置，所述装置包括：

处理电路，所述处理电路用于响应于指令执行数据处理；

非易失性存储电路，所述非易失性存储电路可由所述处理电路作为主存储访问；和

电源控制电路，所述电源控制电路用于在存储在所述非易失性存储电路的给定区域中的信息未被使用时，对所述给定区域断电。

2.根据权利要求1所述的装置，其中，所述处理电路被配置为从所述非易失性存储电路直接获得用于执行所述指令的操作数，并且将所述指令的结果直接存储到所述非易失性存储电路。

3.根据权利要求1和2中任一项所述的装置，其中，当对所述非易失性存储电路的所述给定区域断电时，所述电源控制电路被配置为忽略将存储在所述给定区域中的信息保存到加电的存储区域或保存到辅助存储。

4.根据任一前述权利要求所述的装置，其中，所述处理电路被配置为将所述非易失性存储电路用作以下各项中的至少一者：

寄存器，所述寄存器用于存储所述处理电路的架构状态；

高速缓存；

便笺式存储器；和

随机存取存储器，所述随机存取存储器用作主存储；

预测结构，所述预测结构用于存储预测状态，所述预测状态用于控制所述处理电路对指令的推测性执行。

5.根据任一前述权利要求所述的装置，其中，所述电源控制电路被配置为在逐周期的基础上控制所述非易失性存储电路的所述给定区域是处于加电状态还是断电状态。

6.根据任一前述权利要求所述的装置，其中，所述处理电路被配置为处理来自多个线程的指令；并且

所述非易失性存储电路包括多个线程专用存储区域，每个线程专用存储区域存储与所述多个线程中的对应线程相关联的信息。

7.根据权利要求6所述的装置，其中：

当处理包括给定线程的多个活动线程时，与所述给定线程相关联的所述线程专用存储区域对于所述给定线程是可访问的，而对于除所述给定线程之外的活动线程是不可访问的；并且

当处理用于监管所述给定线程的监管进程时，与所述给定线程相关联的所述线程专用存储区域是可访问的。

8.根据权利要求6和7中任一项所述的装置，包括对于所述多个线程中的多于一个线程能够访问的所述主存储的共享存储区域。

9.根据权利要求6至8中任一项所述的装置，其中，所述电源控制电路被配置为当多个加电条件均未被满足时，控制与给定线程相关联的所述给定线程专用存储区域在周期中处于断电状态；

所述多个加电条件至少包括：

所述给定线程或需要访问所述给定线程专用存储区域的监管进程；并且

响应于在较早周期中发起的存储器访问，返回要写入所述给定线程专用存储区域的信息。

10.根据权利要求6至9中任一项所述的装置，其中，所述非易失性存储电路包括高速缓存，所述高速缓存包括所述多个线程专用存储区域；并且

在对所述高速缓存的给定线程专用存储区域断电时，当所述给定线程专用存储区域包括脏信息时，所述电源控制电路被配置为忽略将所述脏信息写回到存储器。

11.根据权利要求6至10中任一项所述的装置，其中，所述非易失性存储电路包括高速缓存，所述高速缓存包括所述多个线程专用存储区域；并且

响应于由除所述处理电路之外的另一处理元件发出的存储器访问请求，当所述请求指定与所述高速缓存的被断电的给定线程专用存储区域中的信息相对应的地址时，所述电源控制电路被配置为对所述线程专用存储区域加电以允许所述请求被服务。