[发明专利]具有细小间距的器件测试装置

说明书

本发明涉及多个半导体芯片叠层后单体化(singulated)的器件测试装置，如凸点(bump)的大小，间距较窄，包含众多信号总线的高带宽存储器（HBM）的器件生产以后，可以准确对准（align）实施性能测试。为此，本发明优选地包括：主体20；和设置于所述主体20的一侧，使需测试的器件30待机的装载部40；和设置于所述装载部40的一侧，将需测试的器件30依次吸附后放到真空吸盘50上面的装载分选器60；和被所述装载分选器60吸附移动的器件30的安放地点上分别形成真空孔51，并沿着轨道21移动的真空吸盘50；和所述真空吸盘50上需测试的器件30被放置的装载区70；和可沿着X‑Y‑θ轴移动地设置于所述装载区70的上部，确认吸附到真空吸盘50上的器件30的位置，将坐标值传递给控制部，进而对准器件30的器件对准部80，和被吸附到所述真空吸盘50上的器件30以对准状态沿着轨道21移动待机的测试台90；和位于所述测试台90的真空吸盘50移动，各器件30的凸点被电接触，进而在设定时间内测试器件性能的测试机100；和所述测试机100中完成器件30测试的真空吸盘50所处的卸载区110；和设置于所述卸载区110的一侧，从真空吸盘50上吸附测试完的器件30后，分选为合格品和不合格品卸载到卸载部120的托盘130的卸载分选器140。

技术领域

本发明涉及多个半导体芯片叠层后单体化（singulated）的器件测试装置，进一步具体地，如凸点（bump）的大小，间距较窄，包含众多信号总线的高带宽存储器（HBM，HighBandwidth Memory）的器件生产以后，准确对准（align）实施性能测试的具有细小间距的器件测试装置。

背景技术

目前电子产业以低廉价格制造出轻型化、小型化、高速化、多功能化以及高性能化产品已成为一种趋势。而且为提升集成电路的性能，开发成如多芯片叠层封装（multi-chipstacked package）等三维结构。

这种多芯片叠层封装中高带宽存储器（HBM）是用于三维叠层动态随机存取存储器（DRAM）的高性能（RAM）接口。

所述高带宽存储器是将多芯片依次叠层之后成型为一体，然后通过切割（Sawing）分成单体。

图1是显示普通的高带宽存储器凸点的底视图，所述高带宽存储器10是无数的凸点11的间距（p）约达125~170170μm左右，非常窄，但是在切割工序中被切断分离，因此存在配置于边缘的凸点的中心和边缘边框之间的间隔（s）无法恒定的问题。

因此将这种结构的高带宽存储器生产完毕的状态下，对于大小（外径）较小、间距较窄的凸点无法与测试器的端子准确对准排列，因此实际上是未进行测试的状态下出厂。

而且安装这些不合格的高带宽存储器组成图形处理单元（GPU，GraphicalProcessing Unit）时，严重造成图形处理单元整体不良的问题。

先有技术文献

（专利文件0001）韩国注册专利公报10-1149759（2012.05.18注册）；

（专利文件0002）韩国注册专利公报10-1464990（2014.11.19注册）。

发明内容

技术课题

本发明是为解决以上问题而创造，其目的在于，生产高带宽存储器等凸点的大小（外径）小，间距较窄的器件以后，准确对准器件的位置，与各种类型的测试机电接触，从而进行性能测试。

本发明的另一目的在于，即便配置于边缘的凸点的中心与边缘边框之间的间隔不恒定，但准确实施器件的对准，进而与测试机的端子电接触。

本发明又另一目的在于，测试机的两侧分别对称配置器件对准部以及装载/卸载分选器，以减少随着器件测试发生的循环周期（cycle time）。

技术方案